研究者データベース

堀山 貴史(ホリヤマ タカシ)
情報科学研究院 情報理工学部門 知識ソフトウェア科学分野
教授

基本情報

所属

  • 情報科学研究院 情報理工学部門 知識ソフトウェア科学分野

職名

  • 教授

学位

  • 博士(情報学)(京都大学)

ホームページURL

科研費研究者番号

  • 60314530

J-Global ID

職歴

  • 埼玉大学 准教授

学歴

  •         - 1999年   京都大学   工学研究科   数理工学専攻
  •         - 1999年   京都大学
  •         - 1997年   京都大学   工学研究科   情報工学専攻
  •         - 1997年   京都大学
  •         - 1995年   京都大学   工学部   情報工学科
  •         - 1995年   京都大学

所属学協会

  • European Association for Theoretical Computer Science (EATCS)   電子情報通信学会   European Association for Theoretical Computer Science (EATCS)   Information and Communication Engineers   The Institute of Electronics   

研究活動情報

講演・口頭発表等

  • polyomino の p4 タイリングの列挙  [通常講演]
    列挙アルゴリズム合宿 2009年
  • 金図式、銀図式、桂馬図式の完全列挙  [通常講演]
    組合せゲーム・パズル ミニプロジェクト 研究集会 2009年
  • Enumeration of Polyominoes of p4 Tiling by the Reverse Search  [通常講演]
    LAシンポジウム講演録 2009年
  • polyomino の p4 タイリングの列挙  [通常講演]
    列挙アルゴリズム合宿 2009年
  • 金図式、銀図式、桂馬図式の完全列挙  [通常講演]
    組合せゲーム・パズル ミニプロジェクト 研究集会 2009年
  • Enumeration of Polyominoes of p4 Tiling by the Reverse Search  [通常講演]
    LAシンポジウム講演録 2009年
  • FOCS 2008 報告  [通常講演]
    電子情報通信学会技術研究報告 2008年
  • Fine-Grained Power Gating Based on the Controlling Value of Logic Gates  [通常講演]
    電子情報通信学会技術研究報告 2008年
  • 飛び道具を考慮した逆算法に基づく詰将棋列挙技術  [通常講演]
    電子情報通信学会総合大会 2008年
  • 飛び道具を考慮した逆算法に基づく詰将棋列挙技術  [通常講演]
    特定領域研究 新世代の計算限界 ミニ研究集会 2008年
  • FOCS 2008 報告  [通常講演]
    電子情報通信学会技術研究報告 2008年
  • Fine-Grained Power Gating Based on the Controlling Value of Logic Gates  [通常講演]
    電子情報通信学会技術研究報告 2008年
  • 飛び道具を考慮した逆算法に基づく詰将棋列挙技術  [通常講演]
    電子情報通信学会総合大会 2008年
  • 飛び道具を考慮した逆算法に基づく詰将棋列挙技術  [通常講演]
    特定領域研究 新世代の計算限界 ミニ研究集会 2008年
  • The Complexity of the Hajos Calculus on Planar Graphs  [通常講演]
    電子情報通信学会技術研究報告 2007年
  • The Complexity of the Hajos Calculus on Planar Graphs  [通常講演]
    LAシンポジウム講演録 2007年
  • The Complexity of the Hajos Calculus on Planar Graphs  [通常講演]
    電子情報通信学会技術研究報告 2007年
  • The Complexity of the Hajos Calculus on Planar Graphs  [通常講演]
    LAシンポジウム講演録 2007年

その他活動・業績

  • Enumeration of Polyominoes for p4 Isohedral Tiling by the Reverse Search
    T. Horiyama, M. Samejima Proc. of the 2nd Asian Association for Algorithms and Computation Annual Meeting (to appear) 2009年 [査読無し][通常論文]
  • Enumeration of Polyominoes for p4 Isohedral Tiling by the Reverse Search
    T. Horiyama, M. Samejima Proc. of the 2nd Asian Association for Algorithms and Computation Annual Meeting (to appear) 2009年 [査読無し][通常論文]
  • Lei Chen, Takashi Horiyama, Yuichi Nakamura, Shinji Kimura IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E91A (12) 3531 -3538 2008年12月 [査読無し][通常論文]
     
    Leakage power consumption of logic elements has become a serious problem, especially in the sub-100-nanometer process. In this paper, a novel power gating approach by using the controlling value of logic elements is proposed, In the proposed method, sleep signals of the power-gated blocks are extracted completely front the original circuits Without any extra logic element. A basic algorithm and it probability-based heuristic algorithm have been developed to implement the basic idea. The steady maximum delay constraint has also been introduced to handle the delay issues. Experiments on the ISCAS'85 benchmarks show that averagely 15-36% of logic elements could he power gated at a time for random input patterns, and 3-31% of elements could be stopped under the steady maximum delay constraints. we also show a power optimizition method for AND/OR tree circuits, in which more than 80% of gates can be power-gated.
  • Lei Chen, Takashi Horiyama, Yuichi Nakamura, Shinji Kimura IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E91A (12) 3531 -3538 2008年12月 [査読無し][通常論文]
     
    Leakage power consumption of logic elements has become a serious problem, especially in the sub-100-nanometer process. In this paper, a novel power gating approach by using the controlling value of logic elements is proposed, In the proposed method, sleep signals of the power-gated blocks are extracted completely front the original circuits Without any extra logic element. A basic algorithm and it probability-based heuristic algorithm have been developed to implement the basic idea. The steady maximum delay constraint has also been introduced to handle the delay issues. Experiments on the ISCAS'85 benchmarks show that averagely 15-36% of logic elements could he power gated at a time for random input patterns, and 3-31% of elements could be stopped under the steady maximum delay constraints. we also show a power optimizition method for AND/OR tree circuits, in which more than 80% of gates can be power-gated.
  • Yoichi Hanatani, Takashi Horiyama, Kazuo Iwama, Suguru Tamaki IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E91A (9) 2301 -2307 2008年09月 [査読無し][通常論文]
     
    The Hajos calculus is a nondeterministic procedure which generates the class of non-3-colorable graphs. If all non-3-colorable graphs can be constructed in polynomial steps by the calculus, then NP = co-NP holds. Up to date, however, it remains open whether there exists a family of graphs that cannot be generated in polynomial steps. To attack this problem, we propose two graph calculi PHC and PHC that generate non-3-colorable planar graphs, where intermediate graphs in the calculi are also restricted to be planar. Then we prove that PHC and PHC are sound and complete. We also show that PHC can polynomially simulate PHC.
  • Yoichi Hanatani, Takashi Horiyama, Kazuo Iwama, Suguru Tamaki IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E91A (9) 2301 -2307 2008年09月 [査読無し][通常論文]
     
    The Hajos calculus is a nondeterministic procedure which generates the class of non-3-colorable graphs. If all non-3-colorable graphs can be constructed in polynomial steps by the calculus, then NP = co-NP holds. Up to date, however, it remains open whether there exists a family of graphs that cannot be generated in polynomial steps. To attack this problem, we propose two graph calculi PHC and PHC that generate non-3-colorable planar graphs, where intermediate graphs in the calculi are also restricted to be planar. Then we prove that PHC and PHC are sound and complete. We also show that PHC can polynomially simulate PHC.
  • Density Condensation of Boolean Formulas Based on Covering Codes
    T. Horiyama, A. Sato Proc. of the 1st Asian Association for Algorithms and Computation Annual Meeting 1 28 2008年 [査読無し][通常論文]
  • Density Condensation of Boolean Formulas Based on Covering Codes
    T. Horiyama, A. Sato Proc. of the 1st Asian Association for Algorithms and Computation Annual Meeting 1 28 2008年 [査読無し][通常論文]
  • Resynthesis Method for Circuit Acceleration on LUT-based FPGA
    W. Xing, T. Horiyama, S. Kuromaru, T. Kimura, S. Kimura Proc. of the 14th Workshop on Synthesis And System Integration of Mixed Information Technologies 14 375 -380 2007年 [査読無し][通常論文]
  • Truthful Auctions with Limited Range of Bids
    T. Horiyama, K. Iwama, D. Sumita Proc. of the 5th Hungarian-Japanese Symposium on Discrete Mathematics and Its Applications 5 53 -61 2007年 [査読無し][通常論文]
  • Resynthesis Method for Circuit Acceleration on LUT-based FPGA
    W. Xing, T. Horiyama, S. Kuromaru, T. Kimura, S. Kimura Proc. of the 14th Workshop on Synthesis And System Integration of Mixed Information Technologies 14 375 -380 2007年 [査読無し][通常論文]
  • Truthful Auctions with Limited Range of Bids
    T. Horiyama, K. Iwama, D. Sumita Proc. of the 5th Hungarian-Japanese Symposium on Discrete Mathematics and Its Applications 5 53 -61 2007年 [査読無し][通常論文]

受賞

  • 2008年 COMP-NHC 論文賞
  • 2008年 -
  • 2001年 電子情報通信学会 学術奨励賞
  • 2001年 -
  • 2000年 日経BP社 LSI IPデザイン・アワード IP賞
  • 2000年 -

共同研究・競争的資金等の研究課題

  • -
  • -

大学運営

委員歴

  • 2008年06月 - 2010年05月   電子情報通信学会   コンピュテーション研究専門委員会 幹事   電子情報通信学会
  • 2009年06月   電子情報通信学会   VLSI設計技術研究専門委員会 委員   電子情報通信学会


Copyright © MEDIA FUSION Co.,Ltd. All rights reserved.