葛西　誠也 (カサイ　セイヤ)

量子集積エレクトロニクス研究センター教授
人間知・脳・ＡＩ研究教育センター教授
Last Updated :2025/06/07

■研究者基本情報

学位

  • 博士(工学), 北海道大学

Researchmap個人ページ

ホームページURL

J-Global ID

研究キーワード

  • 半導体表面界面物性
  • ゆらぎ
  • 確率共鳴
  • 非線形素子
  • III-V族化合物半導体
  • 量子ナノ集積回路
  • 量子ナノデバイス
  • ultra-high speed device
  • stochastic resonance
  • III-V compound semiconductors
  • Semiconductor nanodevice

研究分野

  • ものづくり技術（機械・電気電子・化学工学）, 電子デバイス、電子機器
  • ナノテク・材料, 薄膜、表面界面物性
  • ナノテク・材料, ナノマイクロシステム
  • ナノテク・材料, ナノ材料科学

担当教育組織

■経歴

経歴

  • 2014年07月 - 現在
    北海道大学, 量子集積エレクトロニクス研究センター, 教授
  • 2004年 - 2014年06月
    北海道大学大学院情報科学研究科および量子集積エレクトロニクス研究センター 助教授（2007年〜准教授）, Graduate School of Information Science and Technology
  • 2007年10月 - 2011年03月
    JST, さきがけ「革新的次世代デバイスを目指す材料とプロセス」, 研究者（兼任）
  • 2009年04月 - 2010年03月
    マレーシア工科大学, 客員教授
  • 2001年 - 2004年
    北海道大学大学院工学研究科および量子集積エレクトロニクス研究センター 助教授, Graduate School of Engineering
  • 2004年
    - Associate Professor, Graduate School of Information Science and Technology, and Research Center for Integrated Quantum Electronics
  • 2002年 - 2003年
    Associate Professor, Graduate School of Engineering, and University and Research Center for Integrated Quantum Electronics, Hokkaido University
  • 1999年 - 2001年
    北海道大学大学院工学研究科 助手, Graduate School of Engineering
  • 1999年 - 2001年
    Research Assistant, Graduate School of Engineering, Hokkaido University,
  • 1997年 - 1999年
    日本電気株式会社 光・超高周波デバイス 研究所
  • 1997年 - 1999年
    NEC

学歴

  • 1994年04月 - 1997年03月, 北海道大学, 大学院工学研究科, 電気工学専攻博士課程, 日本国
  • 1997年, 北海道大学, Graduate School, Division of Engineering
  • 1992年04月 - 1994年03月, 北海道大学, 大学院工学研究科, 電気工学専攻修士課程, 日本国
  • 1988年04月 - 1992年03月, 北海道大学, 工学部, 電気工学科, 日本国
  • 1991年, 北海道大学, Faculty of Engineering

委員歴

  • 2016年01月 - 現在
    国際マイクロプロセスナノテクノロジ会議, 組織委員会委員, 学協会
  • 2023年01月 - 2023年12月
    第３６回国際マイクロプロセスナノテクノロジ国際会議, 組織委員長, 学協会
  • 2021年06月 - 2023年05月
    電子情報通信学会 電子デバイス研究専門委員会, 副委員長, 学協会
  • 2021年05月 - 2023年04月
    電子情報通信学会 電子デバイス研究会, 副委員長, 学協会
  • 2022年01月 - 2022年12月
    第３５回国際マイクロプロセスナノテクノロジ会議（MNC）, 組織副委員長, 学協会
  • 2021年04月
    日本学術振興会 R031ハイブリッド量子ナノ技術委員会, 物理・デバイス分野 副査, 政府
  • 2018年01月 - 2018年12月
    国際マイクロプロセスナノテクノロジ会議, 組織委員長, 学協会
  • 2016年02月 - 2018年01月
    応用物理学会, 代議員, 学協会
  • 2016年01月 - 2017年12月
    国際マイクロプロセスナノテクノロジ会議, 組織副委員長, 学協会
  • 2013年05月 - 2015年04月
    電子情報通信学会, 電子デバイス研究会幹事, 学協会
  • 2015年 - 2015年
    国際固体素子・材料コンファレンス, 実行委員会総務, 学協会
  • 2014年 - 2014年
    国際固体素子・材料コンファレンス, 実行委員, 学協会
  • 2011年05月 - 2013年04月
    電子情報通信学会, 電子デバイス研究会幹事補佐, 学協会
  • 2009年05月 - 2012年04月
    電子情報通信学会, 和文誌C編集委員, 学協会
  • 2009年06月 - 2011年05月
    応用物理学会, 講演会企画運営委員、大分科9応用物性世話人、9.3ナノエレクトロニクス世話人, 学協会
  • 2001年05月 - 2011年04月
    電子情報通信学会, 電子デバイス研究会専門委員, 学協会
  • 2007年06月 - 2009年05月
    応用物理学会, 9.3ナノエレクトロニクス世話人, 学協会
  • 2009年 - 2009年
    文部科学省, 特定領域研究専門委員会委員, 政府
  • 2007年 - 2007年
    文部科学省, 特定領域研究専門委員会委員, 政府
  • 国際学会（ISCS, AWAD, TWHM, etc）, 実行委員、プログラム委員など, 学協会

学内役職歴

  • 総長補佐, 2024年1月1日 - 2024年3月31日
  • 総長補佐, 2024年4月1日 - 2026年3月31日

■研究活動情報

受賞

  • 2020年, 応用物理学会, 応用物理学会優秀論文賞　　　　　　　　　　　　　　　
    Divergence of relative difference in Gaussian distribution function and stochastic resonance in a bistable system with frictionless state transition
    葛西誠也;一木輝久;田所幸浩
  • 2017年, 電気通信普及財団, テレコムシステム技術賞　　　　　　　　　　　　　　　
    Design framework of image sensor system based on dynamic range extension by adding noise for saturated conditions
    田所 幸浩;葛西 誠也;一木 輝久;田中 宏哉
  • 2016年03月, 電子情報通信学会, 電子情報通信学会エレクトロニクスソサイエティ活動功労表彰　　　　　　　　　　　　　　　
    葛西 誠也
  • 2015年03月, 情報処理学会高度交通システムとスマートコミュニティ研究会, 平成26年情報処理学会高度交通システム研究会優秀論文賞　　　　　　　　　　　　　　　
    確率共鳴現象の応用によるハレーション環境での歩行者認識性能の改善
    田所幸浩;葛西誠也;一木輝久;田中宏哉
  • 2014年11月, MNC2014, MNC2013 Award for Outstanding Paper　　　　　　　　　　　　　　　
    "Detection of weak biological signal utilizing stochastic resonance in a GaAs-based nanowire FET and its parallel summing network
    Y. Imai;M. Sato;T. Tanaka;S. Kasai;Y. Hagiwara;H. Ishizaki;S. Kuwabara;T. Arakawa
  • 2011年10月, MNC2011, MNC2010 Outstanding Paper Award　　　　　　　　　　　　　　　
    Novel Nanowire-Based Flip-Flop Circuit Utilizing Gate-Controlled GaAs Three-Branch Nanowire Junctions
    H. Shibata;Y. Shiratori;S. Kasai
  • 2008年, MNC2007 Outstanding Paper Award　　　　　　　　　　　　　　　
    日本国
  • 2008年, MNC2008 Outstanding paper award　　　　　　　　　　　　　　　
  • 2007年, NGC2007 Poster Prize　　　　　　　　　　　　　　　
  • 2000年, 第9回応用物理学会「講演奨励賞」　　　　　　　　　　　　　　　
    日本国
  • 1996年, SSDM Young Researcher Award　　　　　　　　　　　　　　　
    日本国

論文

その他活動・業績

  • 粘菌に触発された組合せ最適化計算機「電子アメーバ」とその記憶機能
    葛西誠也, 青野真士, 電子情報通信学会誌, 107, 4, 2024年
  • 抵抗クロスバー回路を備えた粘菌型アナログ電子解探索システムにおける最大カット問題解法
    斉藤健太, 斉藤健太, 青野真士, 青野真士, 青野真士, 葛西誠也, 葛西誠也, 葛西誠也, 電子情報通信学会論文誌 C(Web), J105-C, 3, 2022年
  • 難問「巡回セールスマン問題」を新型コンピュータで解決~アメーバの探索能力から着想を得てアナログ回路で実現。超スマート社会での活躍に期待~
    葛西誠也, 青野真士, 北海道大学・アメーバエナジー社共同プレスリリース, 2020年12月
    記事・総説・解説・論説等（商業誌、新聞、ウェブメディア）
  • アナログ電子アメーバにおける遅延による不安定状態の解探索性能への影響評価
    斉藤健太, 葛西誠也, 青野真士, 青野真士, 応用物理学会秋季学術講演会講演予稿集(CD-ROM), 81st, 2020年
  • 巡回セールスマン問題に対するアメーバ電子計算システムの解探索性能
    斉藤健太, 葛西誠也, 青野真士, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 67th, 2020年
  • アメーバ電子計算システムにおける最大カット問題のマッピングとその求解
    斉藤健太, 末藤直樹, 葛西誠也, 青野真士, 応用物理学会秋季学術講演会講演予稿集(CD-ROM), 80th, 2019年
  • 粘菌に着想を得たTSP解探索アルゴリズムの電子回路実装
    斉藤健太, 末藤直樹, 葛西誠也, 青野真士, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 66th, 2019年
  • 非同期CMOS論理回路に問題をマッピングしたアメーバ型解探索電子システムの動的挙動
    末藤直樹, 斉藤健太, 青野真士, 葛西誠也, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 66th, 2019年
  • 自然界のありふれた雑音は小さな信号を際立たせる -直感に反する確率共鳴現象の解明に新たな道筋：電子機器の小型・低消費電力化への貢献に期待
    葛西 誠也, 一木 輝久, 田所 幸浩, 北海道大学プレスリリース, 2018年02月
    日本語, 記事・総説・解説・論説等（商業誌、新聞、ウェブメディア）
  • 電子アメーバSAT解探索システムにおけるエラーと解探索効率の相関
    斉藤健太, 葛西誠也, 青野真士, 電子情報通信学会大会講演論文集(CD-ROM), 2018, 2018年
  • 電子アメーバ最適化問題解探索における外乱の効果
    斉藤健太, 葛西誠也, 青野真士, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 64th, 2017年
  • Application of Stochastic Resonance to Improve the Performance of Pedestrian-recognition Systems in Halation Environments
    Yukihiro Tadokoro, Seiya Kasai, Akihisa Ichiki, Hiroya Tanaka, R&D Review of Toyota CRDL, 47, 2, 61, 69, 2016年04月14日, ［査読有り］
    英語, 機関テクニカルレポート，技術報告書，プレプリント等
  • Nonlinear voltage transfer characteristics of a graphene three-branch nano-junction device and its control (電子デバイス)
    殷 翔, 劉 柏麟, 田中 啓文, 前元 利彦, 葛西 誠也, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 469, 27, 32, 2016年03月03日
    電子情報通信学会, 英語
  • 単分子吸着によって発現するカーボンナノチューブ素子におけるランダムテレグラフシグナルノイズ
    藤井逸人, SETIADI Agung, 赤井恵, 葛西誠也, 金井康, 松本和彦, 桑原裕司, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 63rd, ROMBUNNO.21P-S421-11, 2016年03月03日
    日本語
  • 電子アメーバSAT解探索におけるエラーと解探索効率の関係
    斉藤健太, 葛西誠也, 青野真士, 電子情報通信学会大会講演論文集(CD-ROM), 2016, 2016年
  • C-10-6 微小電荷空間分布検出半導体デバイスの基礎的検討(C-10.電子デバイス/シリコン材料・デバイス,一般セッション)
    佐々木 健太郎, 黒田 亮太, 殷 翔, 佐藤 将来, 葛西 誠也, 電子情報通信学会ソサイエティ大会講演論文集, 2015, 2, 39, 39, 2015年08月25日
    一般社団法人電子情報通信学会, 日本語
  • Amoeba-inspired Spatiotemporal Dynamics for Solving the Satisfiability Problem (Special Issue on New Challenges in Complex Systems Science)
    Aono Masashi, Kim Song-Ju, Kasai Seiya, 理工研報告特集号 : ASTE : advances in science, technology and environmentology : special issue, 11, 37, 40, 2015年03月
    早稲田大学理工学術院総合研究所 (理工学研究所), 英語
  • C-10-10 アメーバ型SATアルゴリズムの電子回路実装と動作速度(C-10,電子デバイス,一般セッション)
    若宮 遼, 葛西 誠也, 青野 真士, 成瀬 誠, 巳波 弘佳, 電子情報通信学会総合大会講演論文集, 2015, 2, 57, 57, 2015年02月24日
    一般社団法人電子情報通信学会, 日本語
  • アメーバ型最適化問題解探索アルゴリズムの電子回路実装 (シリコン材料・デバイス)
    若宮 遼, 葛西 誠也, 青野 真士, 成瀬 誠, 巳波 弘佳, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 443, 81, 85, 2015年02月05日
    粘菌アメーバは単純な構造ながら自律分散的な運動により計算能力を有することが知られている.粘菌アメーバの光刺激回避行動とゆらぎを利用し,制約充足問題(CSP)や充足可能性問題(SAT)を解くアルゴリズムが開発されている.我々は,電子回路によってCSPやSATを解くアメーバ型アルゴリズムを実装し,解探索機能を実現した.本報告ではその回路アーキテクチャと実験結果について述べる., 一般社団法人電子情報通信学会, 日本語
  • アメーバ型最適化問題解探索アルゴリズムの電子回路実装 (電子デバイス)
    若宮 遼, 葛西 誠也, 青野 真士, 成瀬 誠, 巳波 弘佳, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 442, 81, 85, 2015年02月05日
    粘菌アメーバは単純な構造ながら自律分散的な運動により計算能力を有することが知られている.粘菌アメーバの光刺激回避行動とゆらぎを利用し,制約充足問題(CSP)や充足可能性問題(SAT)を解くアルゴリズムが開発されている.我々は,電子回路によってCSPやSATを解くアメーバ型アルゴリズムを実装し,解探索機能を実現した.本報告ではその回路アーキテクチャと実験結果について述べる., 一般社団法人電子情報通信学会, 日本語
  • GaAsナノワイヤFETおよびカーボンナノチューブ素子の電流雑音特性
    井上慎也, 葛西誠也, SETIADI Agung, 赤井恵, 電子情報通信学会技術研究報告, 114, 442(ED2014 138-152), 57, 61, 2015年01月29日
    日本語
  • 絶縁ゲートGaAsナノワイヤFETのヒステリシス特性の評価と解析 (電子デバイス)
    黒田 亮太, 殷 翔, 佐藤 将来, 葛西 誠也, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 56, 91, 96, 2014年05月28日
    SiNおよびAl_2O_3をゲート絶縁膜として絶縁ゲート型GaAsエッチングナノワイヤFETのヒステリシス特性とダイナミック信号に対する応答の評価解析を行った.いずれの素子もヒステリシス特性を示したが,Al_2O_3ゲート素子ではゲートバイアスに白色ガウス雑音を重畳すると顕著な平均ドレイン電流分散が観測された.その特徴はしきい値電圧を変えずに電流が減少する特異なものであり,SiNゲート素子では観測されなかった.離散的なドレイン電流状態間の遷移のもとでの電流期待値によって実験結果の解釈を試みた., 一般社団法人電子情報通信学会, 日本語
  • 非対称ゲート制御GaAsナノワイヤによる電子ブラウンラチェットデバイスの特性評価 (電子デバイス)
    阿部 遊子, 田中 貴之, 葛西 誠也, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113, 449, 47, 50, 2014年02月27日
    生体の動力源である分子モーターは熱ゆらぎを利用することで高効率駆動することが知られている.生体分子モーターの高効率動作の原理として考えられているのがブラウンラチェットである.我々はブラウンラチェットを電子的に利用するデバイスとしてGaAsナノワイヤに非対称ゲートを周期的に配置したデバイスを作製し,フラッシングラチェットによる電流生成に成功した.本報告では,生成電流を増大すべくフラッシングラチェット動作における入力信号と生成電流の関係を調査し,これら支配要因について検討を行った結果について述べる., 一般社団法人電子情報通信学会, 日本語
  • 粘菌型解探索システムにおける自発的解探索の検討
    若宮遼, 葛西誠也, 青野真士, 成瀬誠, 巳波弘佳, 応用物理学会秋季学術講演会講演予稿集(CD-ROM), 75th, 2014年
  • 最適化問題解探索電子アメーバ
    葛西誠也, 青野真士, 成瀬誠, 巳波佳弘, 若宮遼, 応用物理学会春季学術講演会講演予稿集(CD-ROM), 61st, 2014年
  • A-2-10 最適非線形素子による低SN比信号検出の実験実証(A-2.非線形問題)
    葛西 誠也, 田所 幸浩, 一木 輝久, 電子情報通信学会総合大会講演論文集, 2013, 37, 37, 2013年03月05日
    一般社団法人電子情報通信学会, 日本語
  • グラフェン3分岐接合デバイスの試作と論理回路応用の検討 (電子デバイス)
    殷 翔, 葛西 誠也, 電子情報通信学会技術研究報告 : 信学技報, 112, 445, 35, 38, 2013年02月27日
    グラフェン3分岐接合デバイス(TBJ)は特異な非線形伝達特性を示し、電界効果による伝導型制御との組合せによりANDゲートとORゲートとして動作可能である。一方、論理関数表現完全系を構成するにはNOTゲートが必要である。本報告では、非線形特性とバックゲートによる伝導型の切替えを利用したグラフェンTBJインバータを提案し、試作評価を行った結果について述べる。試作したグラフェンTBJは非線形伝達特性とともに伝導型切替えによる出力極性反転を示し、バックゲートを入力とすることでインバータ動作を実現した伝達利得として0.013を得た., 一般社団法人電子情報通信学会, 日本語
  • GaAs系エッチングナノワイヤCCDにおける同期電荷転送と効率に関する検討
    中野 雄紀, 田中 貴之, 葛西 誠也, 電子情報通信学会技術研究報告. ED, 電子デバイス, 112, 154, 55, 59, 2012年07月19日
    化合物半導体ナノワイヤネットワークを母体構造とした省面積・低消費電力論理回路の実現を進めているが,その集積システム化においてはネットワーク中を伝搬する信号の同期化が必要である.本報告では,GaAsネットワーク上に実装可能な同期化素子としてナノワイヤ電荷結合素子(CCD)を取りあげ,クロック同期化した信号伝送およびその効率について検討を行った結果について述べる.試作素子においてMHzオーダーの信号転送を実現した.一方,動的信号に対する転送効率はナノワイヤ表面状態に強く依存し,少数電子転送に大きな影響を及ぼす.SiNを用いた表面不活性化による転送効率の改善を図った., 一般社団法人電子情報通信学会, 日本語
  • 確率共鳴を応用した経路長変調ネットワーク系の有色雑音環境での考察
    田所 幸浩, 葛西 誠也, 一木 輝久, 電子情報通信学会技術研究報告. NLP, 非線形問題, 112, 117, 97, 102, 2012年06月28日
    微弱信号に強雑音が重畳された入力信号から微弱信号のみを取り出す手法として、確率共鳴現象を応用した経路長変調ネットワークが提案されている。ここでは精度良く微弱信号を取り出すために、入力信号に雑音の相関時間以上の遅延を与えて無相関な雑音成分を複数作成し、それらの統計平均を取ることで雑音の影響を抑えている。白色雑音を仮定すると雑音の相関時間は無視できるため、与える遅延量は限りなく短く設定すればよい。しかし、実環境では必ずしも白色雑音となるとは限らない。そこで本報告では、1/f雑音という有色雑音環境下で経路長変調ネットワークを評価し、その有効性を検証する。さらに、経路長変調ネットワークを線形フィルタと非線形素子の混合系として解析・考察を行い、提案手法がノイズシェーピングと同様な効果を持つことを述べる。, 一般社団法人電子情報通信学会, 日本語
  • C-10-11 光照射局所コンダクタンス変調法によるGaAsナノワイヤ3分岐接合デバイス非線形伝達特性の評価(C-10.電子デバイス,一般セッション)
    佐藤 将来, 村松 徹, 葛西 誠也, 電子情報通信学会総合大会講演論文集, 2012, 2, 64, 64, 2012年03月06日
    一般社団法人電子情報通信学会, 日本語
  • A-2-33 経路長変調ネットワークによる確率共鳴現象の効果改善(A-2.非線形問題,一般セッション)
    田所 幸浩, 葛西 誠也, 一木 輝久, 電子情報通信学会総合大会講演論文集, 2012, 78, 78, 2012年03月06日
    一般社団法人電子情報通信学会, 日本語
  • 光照射局所コンダクタンス変調法を用いたGaAsナノワイヤ3分岐接合デバイスの非線形伝達特性評価と動作機構の検討 (電子デバイス)
    佐藤 将来, 村松 徹, 葛西 誠也, 電子情報通信学会技術研究報告 : 信学技報, 111, 425, 95, 99, 2012年02月07日
    半導体ナノワイヤ3分岐接合(TBJ)デバイスは,単純な構造ながら室温において特異な非線形特性を示し,アナログ回路やディジタル回路などへの様々な応用が期待されている.応用のためには動作機構に対する理解を深めることが不可欠である.本研究では,エッチングで形成したGaAsナノワイヤTBJデバイスへの光照射により局所的にコンダクタンスを増加させ構造中のコンダクタンスのドメイン箇所を同定する方法で非線形特性の評価を行い,これに基づき非線形動作の機構について検討する., 一般社団法人電子情報通信学会, 日本語
  • GaAsナノワイヤFET経路長変調ネットワークにおける確率共鳴
    葛西誠也, 第回応用物理学関係速合講演会講演予稿集,2012, 6, 2012年
  • SiN絶縁ゲートGaAsエッチングナノワイヤFETにおける低周波雑音特性の評価と解析
    村松 徹, 葛西 誠也, 谷田部 然治, 電子情報通信学会技術研究報告. ED, 電子デバイス, 111, 425, 89, 93, 2012年01月, ［国内誌］
    FETの微細化がすすむと素子自身が発する雑音が増加するといわれており,系統的評価や理解が必要である.本研究では次世代集積回路スイッチングデバイスの1つであるIII-V族化合物半導体絶縁ゲートナノワイヤトランジスタをとりあげ,低周波雑音の素子サイズ依存性の評価及びその解析を行った.本素子ではゲート絶縁膜であるSiN中の電子トラップ充放電による雑音が観測された.ナノワイヤ幅の微細化にともない雑音強度が増加すると同時に,スペクトル形状が1/fから1/f^2に連続的に変化した.電子トラップ分布を仮定したスペクトル計算を行い,特定の時定数を有するトラップの時定数分布広がりによってスペクトルの形状が連続的に変化することを説明する., 一般社団法人電子情報通信学会, 日本語
  • SiN_x絶縁ゲートGaAsエッチングナノワイヤFETにおける低周波雑音特性の評価
    村松 徹, 三浦 健輔, 白鳥 悠太, 葛西 誠也, 電子情報通信学会技術研究報告. ED, 電子デバイス, 111, 167, 31, 34, 2011年07月22日
    半導体電界効果トランジスタ(FET)の微細化に伴い素子自身が発する雑音が増大しており,雑音特性の理解と制御が重要になっている.本研究では,絶縁ゲートGaAsナノワイヤFETを試作し,低周波雑音特性の評価を行った.エッチングで形成したGaAsナノワイヤFETにSiN_x絶縁ゲートを設けることで導入した電子トラップの影響,および,素子サイズと低周波雑音強度やスペクトルの相関を実験的に検討した.SiN_x絶縁ゲートの挿入により低周波雑音は増大した.観測された雑音スペクトルは1/f^2であり,離散トラップの充放電によるランダムテレグラフシグナル(RTS)が主である.雑音スペクトルと強度はナノワイヤ幅に依存し,サイズ縮小にともないスペクトルは1/fから1/f^2へ遷移した., 一般社団法人電子情報通信学会, 日本語
  • C-10-11 ショットキーラップゲート制御GaAsナノワイヤFETにおける低周波雑音特性(C-10.電子デバイス,一般セッション)
    三浦 健輔, 白鳥 悠太, 村松 徹, 葛西 誠也, 電子情報通信学会総合大会講演論文集, 2011, 2, 58, 58, 2011年02月28日
    一般社団法人電子情報通信学会, 日本語
  • C-10-12 ラップゲート制御GaAsナノワイヤ3分岐接合を用いた高集積フリップフロップ回路の試作と評価(C-10.電子デバイス,一般セッション)
    柴田 啓, 白鳥 悠太, 葛西 誠也, 電子情報通信学会総合大会講演論文集, 2011, 2, 59, 59, 2011年02月28日
    一般社団法人電子情報通信学会, 日本語
  • CT-2-3 雑音共存確率共鳴トランジスタ(CT-2.電子デバイスおよび集積システムにおける雑音の解析・抑制・応用に関する最先端技術-,チュートリアルセッション,ソサイエティ企画)
    葛西 誠也, 電子情報通信学会総合大会講演論文集, 2011, 2, "SS, 23"-"SS-26", 2011年02月28日
    一般社団法人電子情報通信学会, 日本語
  • 量子ドットと並列ネットワークにおける単電子確率共鳴
    葛西 誠也, 白鳥 悠太, 三浦 健輔, 中野 雄紀, 電子情報通信学会技術研究報告. ED, 電子デバイス, 110, 423, 79, 82, 2011年02月16日
    熱ゆらぎによって駆動される量子ドット並列加算ネットワークにおける単電子確率共鳴に関し,ドットばらつきの効果についてシミュレーションを中心とした検討を行った.ドットがばらつくと個々の確率共鳴応答もばらつく.しかし,ネットワーク全体の応答は,均一ドットネットワークの応答に収束する様子が見いだされた.この振舞いはFETしきい値分散ネットワークの挙動とは異なっている., 一般社団法人電子情報通信学会, 日本語
  • ショットキーラップゲート制御GaAsナノワイヤCCDの試作と電荷転送動作の検討
    中野 雄紀, 三浦 健輔, 白鳥 悠太, 葛西 誠也, 電子情報通信学会技術研究報告. ED, 電子デバイス, 110, 423, 49, 52, 2011年02月16日
    同期型ナノワイヤ集積回路の構成要素として,GaAs系ナノワイヤをショットキーラップゲートで制御した電荷結合素子(Charge CoupledDevice: CCD)の試作とその電荷転送動作について述べる.2つのラップゲートを設け,ゲート電圧をクロック制御することでドットを介した電荷パケットの転送を行う.試作デバイスにおいてクロック周波数に応じたDC電流が観測された.得られた電流は温度に依存しないことから,ゲートクロックによる同期電荷転送が実現されていることが確認された., 一般社団法人電子情報通信学会, 日本語
  • GaAs系ナノワイヤFETを用いたTHzセンシングと確率共鳴による感度向上の検討
    葛西 誠也, 三浦 健輔, 白鳥 悠太, 電子情報通信学会技術研究報告. ED, 電子デバイス, 110, 203, 13, 17, 2010年09月06日
    GaAsエッチングナノワイヤFETによるTHz信号センシングについて述べる.デバイスを低温で動作させ量子化コンダクタンスを発現させると,その強い非線形性によりTHzフォトカレントが生じることを実験的に確認した.実験結果とフォトカレントのメカニズムにもとづき,FET並列加算ネットワーク上で確率共鳴を引き起こすことで微弱THz信号センシング能力の獲得とデバイス動作温度の向上の可能性について検討する., 一般社団法人電子情報通信学会, 日本語
  • C-10-9 GaAsナノワイヤCCDの試作と評価(C-10.電子デバイス,一般セッション)
    中野 雄紀, 三浦 健輔, 白鳥 悠太, 葛西 誠也, 電子情報通信学会ソサイエティ大会講演論文集, 2010, 2, 53, 53, 2010年08月31日
    一般社団法人電子情報通信学会, 日本語
  • GaAsナノワイヤネットワークを主体としたコンパクトな再構成可能BDD論理回路の検討
    白鳥 悠太, 三浦 健輔, 葛西 誠也, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 109, 423, 71, 76, 2010年02月15日
    半導体ナノワイヤネットワークを主体とした,再構成可能な二分決定グラフ(BDD)論理回路について述べる.この回路では,シャノン展開にもとづき一般化されたプール関数をグラフで表現し,そのグラフを物理ネットワーク上に直接実装する.回路の再構成は,プログラマブルスイッチを用いてナノワイヤの導通と非導通を電気的に制御することで行う.また,BDD回路は,関数をコンパクトに表現するグラフ構造にもとづいているため,一般的な再構成回路であるSi CMOSルックアップテーブルと比べて,素子数と面積を減らすことができる.エッチングにより形成したGaAsヘキサゴナルナノワイヤネットワーク上に,ショットキーラップゲートで構成したノードデバイスとSiN電荷トラップ層を用いたプログラマブルスイッチを集積化することで,2入力再構成回路を試作し,その正しい動作と動的な再構成を実証した., 一般社団法人電子情報通信学会, 日本語
  • 量子ドットにおける単電子確率共鳴の解析
    葛西 誠也, 白鳥 悠太, 三浦 健輔, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 109, 423, 17, 21, 2010年02月15日
    量子ドットの単電子充放電プロセスにおける確率共鳴的挙動を理論的に解析した.確率共鳴とはゆらぎによって系の応答が高まる現象で,生体機能にも関与している.単電子系に確率共鳴を取り入れることで,大きな問題である熱ゆらぎの影響を緩和できる可能性がある.単電子ダイナミクスをポアソン型トンネルレートとマスター方程式で記述し解析的に解くことにより,量子ドットでの単電子確率共鳴を理論的に証明した.得られた解析式は単電子デバイスシミュレーションの結果と一致し,現象を定量的に説明する.本解析に基づき系パラメータと確率共鳴応答の関係を明らかにした.また現象の実験的観測方法についても言及する., 一般社団法人電子情報通信学会, 日本語
  • ラップゲート制御GaAsナノワイヤ3分岐接合を用いた順序回路の試作
    柴田 啓, 中田 大輔, 白鳥 悠太, 葛西 誠也, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 109, 423, 65, 70, 2010年02月15日
    ゲート制御したナノワイヤ3分岐接合(TBJ)集積による新しい順序回路について述べる。TBJは3本のナノワイヤを接合しただけの非常にシンプルな構造だが、特異な非線形電圧伝達特性を示し、単体でANDゲートとして動作する。TBJにインバータを接続することで順序回路の構成要素であるNANDゲートを実現できる。独自のゲート配置によりTBJの電圧伝達効率を改善するとともに、同構造をDCFL型インバータとして機能させる。GaAsエッチングナノワイヤネットワークをショットキーラップゲートで制御する回路実装法により順序回路の基本形であるSet-Resetフリップフロップ(SR-FF)を設計・試作し、正しい動作を実証した。, 一般社団法人電子情報通信学会, 日本語
  • カーボンナノチューブ電界効果トランジスタを用いた確率共振素子
    袴田 靖文, 大野 恭秀, 前橋 兼三, 葛西 誠也, 井上 恒一, 松本 和彦, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 109, 423, 11, 15, 2010年02月15日
    微弱信号の応答を増幅することを目的として,カーボンナノチューブ電界効果トランジスタ(CNT-FETs)を用いた確率共鳴現象の研究を行っている.サブスレッショルド領域のCNT-FETのバックゲートに適切な大きさの雑音を加えた微弱入力パルス列を印加したとき,入力パルス列とソース・ドレイン電流間の相関が増大した.さらに,CNT-FETの疑似的加算ネットワークにおいて,相関の増大が観察された.また,相関係数のピーク幅が広がったことから,疑似的加算CNT-FETネットワークが雑音に対してロバストな系であることが示された.従って,確率共鳴現象を基礎とした加算CNT-FETネットワークは高感度非標識センサヘの応用が期待できる., 一般社団法人電子情報通信学会, 日本語
  • Stochastic Resonance in GaAs-based Nanowire Field-Effect Transistors and Their Summing Network
    Kasai Seiya, Asai Tetsuya, Shiratori Yuta, NAKATA Daisuke, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 109, 98, 125, 128, 2009年06月17日
    Stochastic resonance phenomenon in GaAs-based nanowire field effect transistors (FETs) and their summing network is studied experimentally. Response to a weak signal of a nanowire FET operating in subthreshold region is enhanced by adding noise to gate. The response is further improved by forming a FET summing network and strong input-output correlation is obtained in wide noise voltage range. The effect of device variation in the network is also investigated and it is found to make the system respond the weak signal without tuning noise intensity., 一般社団法人電子情報通信学会, 英語
  • GaAsナノワイヤネットワークを用いたナノデバイス集積系による確率共鳴の発現と解析
    葛西 誠也, 浅井 哲也, 白鳥 悠太, 趙 洪泉, 電子情報通信学会技術研究報告. ED, 電子デバイス, 108, 437, 75, 79, 2009年02月19日
    雑音により系の応答が向上する確率共鳴現象を,GaAsナノワイヤネットワーク上に形成したトランジスタを用いて観測することに成功した.しきい値を越えない微弱入力信号に無相関雑音を付加しゲートに与え,ドレイン電流を出力とすると,特定の雑音下において入出力相関値がピークをもつ応答特性が得られた.ピーク点での相関値は,線形系の平均化処理を上回る.また,加算ネットワークを構成すると,並列素子数の増加とともに入出力相関はさらに強くなった.観測された一連の振る舞いを,確率微分方程式を解析することで説明を試みた., 一般社団法人電子情報通信学会, 日本語
  • GaAsナノワイヤ3分岐接合デバイスの動作特性評価と解析
    中田 大輔, アブドゥール ラーマン シャハリン ファズリ, 白鳥 悠太, 葛西 誠也, 電子情報通信学会技術研究報告. ED, 電子デバイス, 108, 437, 63, 68, 2009年02月19日
    ナノワイヤ3分岐接合デバイスは,低温から室温までの広い温度領域において特異な非線形特性を示し,論理回路や高周波回路への応用が期待されている.回路応用においては,メカニズムの理解と目的に応じた特性制御が必要である.本稿ではショットキーラップゲートを備えたGaAsナノワイヤ3分岐接合のデバイスの試作とその詳細評価を行い,ショットキーラップゲートやナノワイヤ長が非線形特性および動作速度に与える効果を調べ,非線形特性メカニズムや特性制御について検討を行った., 一般社団法人電子情報通信学会, 日本語
  • C-10-21 GaAsナノワイヤFETを利用した確率共鳴の発現と雑音による信号検出能力の向上(C-10.電子デバイス,一般セッション)
    葛西 誠也, 浅井 哲也, 電子情報通信学会ソサイエティ大会講演論文集, 2008, 2, 66, 66, 2008年09月02日
    一般社団法人電子情報通信学会, 日本語
  • 2-bit Arithmetic Logic Unit Utilizing Hexagonal BDD Architecture for Implementation of Nanoprocessor on GaAs Nanowire Network
    Zhao Hong-Quan, Kasai Seiya, Hashizume Tamotsu, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 108, 122, 139, 144, 2008年07月02日
    2-bit arithmetic logic unit (ALU) utilizing the binary-decision diagram (BDD) logic architecture for nanoprocessor is fabricated on GaAs hexagonal nanowire networks with Schottky wrap gates (WPGs) and their operation is characterized. The ALU integrates 32 node devices and implements 4 instructions. They are fabricated by 3M or 16M nodes/cm^2 fabrication processes. Fabricated ALU shows correct operations experimentally obtained in classical transport domain at room temperature. Supply voltage and input voltage swing dependences of the circuit operation are characterized. Discrete node devices are also investigated from viewpoint of integration, including path switching, threshold voltage variation and gate leakage current., 一般社団法人電子情報通信学会, 英語
  • GaAsナノワイヤ3分岐接合の非線形特性制御と論理ゲートへの応用
    アブドゥール ラーマン シャハリン ファズリ, 白鳥 悠太, 葛西 誠也, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 107, 474, 33, 38, 2008年01月23日
    ナノワイヤ3分岐接合は,室温において非線形な電気的特性を示し,ナノワイヤを適用した論理集積回路の構成要素として有用である.本研究ではGaAsナノワイヤ3分岐接合デバイスの試作と評価を通し,非線形特性のメカニズムについて検討する.また,デバイス特性をショットキーラップゲート(WPG)により制御することを試みる.さらに,3分岐接合の論理回路応用として,NAND回路の試作評価を行った結果について述べる., 一般社団法人電子情報通信学会, 日本語
  • ショットキーラップゲート制御GaAsナノワイヤネットワーク構造上への能動回路・順序回路の実装
    葛西 誠也, 趙 洪泉, 橋詰 保, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 107, 474, 63, 68, 2008年01月23日
    特定のトポロジおよび周期性を有する半導体ナノワイヤネットワーク構造上への能動回路・順序回路の実装について検討を行った.基本回路コンセプト,設計手法について説明し,AlGaAs/GaAsヘテロ構造を用いたエッチングナノワイヤネットワークとショットキーラップゲート(WPG)を利用し各種フリップフロップやリング発振器を設計・試作・評価した結果について述べる.また本回路実装手法の問題点や展開について触れる., 一般社団法人電子情報通信学会, 日本語
  • 多重台形チャネルを持つAlGaN/GaN HEMTの特性
    田村 隆博, 橋詰 保, 小谷 淳二, 葛西 誠也, 電気学会研究会資料. EFM, 電子材料研究会, 2007, 15, 11, 14, 2007年11月30日
    日本語
  • ショットキーラップゲート制御AlGaN/GaNナノ細線FETの試作と評価
    田村 隆博, 小谷 淳二, 葛西 誠也, 橋詰 保, 電子情報通信学会技術研究報告. MW, マイクロ波, 106, 460, 179, 182, 2007年02月10日
    日本語
  • 決定グラフによる論理表現とナノワイヤネットワークトポロジの融合による新しい論理回路実装手法の検討
    葛西 誠也, 中村 達也, 白鳥 悠太, 電子情報通信学会技術研究報告. ED, 電子デバイス, 106, 520, 29, 34, 2007年01月25日
    多様な材料により形成されるナノワイヤネットワークに論理情報処理機能を付与する手法について検討する.決定グラフに基づく表現により論理関数を可視化し,これとナノワイヤネットワークとの間トポロジの共通性に着目し,論理関数をナノワイヤネットワーク上に直接実装する.ネットワークの伝導をゲート制御することにより論理演算が可能な回路が実現される.GaAs系エッチングナノワイヤを微細ショットキーゲートで制御するハードウェア化手法によりデモンストレーションを行う., 一般社団法人電子情報通信学会, 日本語
  • ショットキーWPG制御GaAsナノワイヤ3分岐接合デバイスの試作と評価
    中村 達也, 葛西 誠也, 白鳥 悠太, 橋詰 保, 電子情報通信学会技術研究報告. ED, 電子デバイス, 106, 520, 73, 77, 2007年01月25日
    2つの微細ショットキーラップゲート(WPG)を有するGaAs系3分岐ナノワイヤ接合デバイスを試作し、その特性評価を行った。左右ブランチ端にプッシュプル形式で電圧を印加すると、中央ブランチ端の電位は明瞭な非線形な特性を示した。さらに、各WPGに左右非対称のゲート電圧を印加し、左右のブランチのポテンシャルを独立して制御することで、中央ブランチ端の電位に非対称性が認められた。WPGによりナノワイヤの実効綿綿幅を狭窄することで、バリスティック領域における非線形性がより顕著になることを実験的に確認した。, 一般社団法人電子情報通信学会, 日本語
  • 確率共鳴を利用した新しい情報処理のためのナノデバイスと集積化
    葛西誠也, http://www.mat-bcmos.jst.go.jp/kenkyu/01-01kasai.html, 2007年
  • ナノメートルゲートAlGaN/GaN HFETにおける相互コンダクタンスのゲート長依存性劣化に関する検討
    葛西 誠也, バジール アルベルト, 橋詰 保, 電子情報通信学会技術研究報告. R, [信頼性], 106, 377, 33, 38, 2006年11月17日
    ナノメートルショットキーゲートGaN系ヘテロ接合電界効果トランジスタ(HFET)における相互コンダクタンス(g_m)のゲート長依存性劣化について,ゲートリーク電流との相関に注目し,実験的検討を行った.AlGaN表面制御プロセスとゲート周囲へのSiN不活性化膜形成を施したHFETを試作し,未処理の場合と比較して2桁のゲート電流低減を図った.これらの素子では,相互コンダクタンスのゲート長依存性は回復し,ゲート長を1000nmから300nmに短縮することでg_mは30%向上した.ゲート端からの横方向リーク電流がゲート周囲の表面を帯電することで実効的なゲート長を延長する仮想ゲートモデルに基づき,実験結果の解釈を試みた., 一般社団法人電子情報通信学会, 日本語
  • Characterization of Conductance Switching in Schottky-Wrap-Gate-Controlled Quantum Wire Transistors in A-Few-Electron Regime
    Kasai Seiya, Shiratori Yuta, Nakamura Tatsuya, TAMURA Takahiro, 電子情報通信学会技術研究報告. ED, 電子デバイス, 106, 137, 205, 209, 2006年06月26日
    Binary conductance switching at the first quantized conductance step in Schottky-wrap-gate (WPG)-controlled quantum wire transistors was characterized for the low power operation of the hexagonal binary-decision diagram (BDD) logic quantum circuits. The fabricated devices showed clear conductance quantization and their trace survived up to 80 K. They also exhibited non-linear dependence of logic swing and conductance step height on temperature, which were not explained by the standard one-dimensional transport theory. Analysis on the observed behaviors indicated the appearance of charge-spin separation under a low-electron-density condition in the quantum wire. This also suggests the possibility of 0.5G_0 switching, corresponding to single electron switching, even in quantum wire transistors., 一般社団法人電子情報通信学会, 英語
  • ヘキサゴナルBDD単電子論理回路のためのGaAs単電子節点デバイスの検討
    阿部 裕二, 中村 達也, 田村 隆博, 葛西 誠也, 橋詰 保, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 105, 550, 21, 26, 2006年01月20日
    超低消費電力単電子論理回路の実現を目指し、独自のヘキサゴナルBDD量子論理回路を実装する単電子節点デバイスについて検討を行った。Y字型のGaAsエッチングナノ細線構造をナノサイズのショットキーラップゲートで制御する構造を用い、2つの量子ドットを利用したブランチスイッチ型と単一の量子ドットを有するノードスイッチ型の2つのタイプの素子を設計・試作・評価した。得られた結果に基づき、集積度、プロセス、消費電力等の観点からヘキサゴナルBDD回路に適したデバイス構造について議論する。, 一般社団法人電子情報通信学会, 日本語
  • 低消費電力量子ナノ集積回路のためのショットキーラップゲート制御量子細線および単電子トランジスタのスイッチング特性解析
    葛西 誠也, 湯元 美樹, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 105, 550, 15, 20, 2006年01月20日
    量子ナノ集積論理回路であるナノプロセッサの低消費電力演算特性を明らかにするために, GaAs系ショットキーラップゲート(WPG)制御量子細線トランジスタおよび単電子トランジスタの論理スイッチング特性に理論的・実験的解析を行った.WPG制御量子細線トランジスタおよび単電子トランジスタについて, サブスレッショルド係数や論理振幅を実験的に評価したところ, これらのパラメータの温度依存性はほぼ線形であり, 理論と一致した.しかし, 量子細線トランジスタの中には温度に対し非線形変化するものが認められ, 電子波干渉効果や微細MOSFETにおけるトンネルによる温度依存性消失とは異なり, トンネルや統計分布以外に論理振幅を支配する物理機構が介在していることが示唆された., 一般社団法人電子情報通信学会, 日本語
  • ナノメートルショットキーゲートAlGaN/GaN HFETにおける異常ゲートリーク電流とゲート制御性に関する検討
    葛西 誠也, 小谷 淳二, 長谷川 英機, 橋詰 保, 電子情報通信学会技術研究報告. ED, 電子デバイス, 105, 435, 47, 52, 2005年11月18日
    ショットキーゲートGaN系ヘテロ構造FET(HFET)に関し, ナノメートルサイズまでゲート長を短縮した際に生じる特有のゲートリーク電流, および, ゲート制御性のスケーリング異常について, 理論的・実験的検討を行った.ナノメートルショットキーゲートでは, ゲート端と表面電位の差によって形成される強電界領域をキャリアがトンネルするため生じる, 横方向リーク電流が顕著に生じる.またそのゲート制御特性は, この横方向電流成分により引き起こされたゲート端近傍の表面電位の変化: 仮想ゲートにより支配され, スケーラビィリティが失われる.この機構がGaN系材料で固有のものである要因についても考察する., 一般社団法人電子情報通信学会, 日本語
  • AlGaN/GaN HFETのサブミクロンゲートにおける横方向トンネル輸送過程
    小谷 淳二, 葛西 誠也, 長谷川 英機, 橋詰 保, 電子情報通信学会技術研究報告. LQE, レーザ・量子エレクトロニクス, 105, 329, 67, 70, 2005年10月13日
    AlGaN/GaN HFETにおける表面準位の影響を明らかにするために、ゲートリーク電流を詳細に測定し、その結果をシミュレーションと比較し、考察した。その結果、大面積Ni/AlGaNショットキー接合において、ショットキー界面に垂直な縦方向トンネル電流がリーク電流に支配的寄与をすることが分かった。これに対し、ナノスケールショットキーゲートのリーク電流の解析結果は、横方向リークパスの存在を示唆した。これに基づき、縦方向リーク電流の計算結果に横方向リーク電流の計算を付加することで、ゲートリーク電流の振る舞いを計算で再現することができた。このようにナノスケールゲートでは、横方向へのトンネル過程による電子注入が、リーク電流や関連するトラッピングに大きな効果をもたらすことが分かった。, 一般社団法人電子情報通信学会, 日本語
  • ヘキサゴナルBDD量子論理回路をベースにした超低消費電力ナノプロセッサの実装
    葛西 誠也, 湯元 美樹, 田村 隆博, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 104, 622, 31, 38, 2005年01月20日
    ヘキサゴナルBDD論理量子回路をベースにした超低消費電力ナノプロセッサ(NPU)の実現を目指し, 各ユニットの設計試作およびシステムの構成について検討した.ヘキサゴナルナノ細線ネットワークをナノショットキーゲートで制御し二分決定グラフ(BDD)論理アーキテクチャを実装する手法により, 8 bit加算器等のサブシステムから, ALUやコントローラ等のプロセッサ要素回路を設計・試作した.そして, これらを統合し, ヘキサゴナルBDDをベースとした2bitナノプロセッサを設計するとともに, その動作をシミュレーションにより確認した.さらに, システムの消費電力や実装面積について検討を行った., 一般社団法人電子情報通信学会, 日本語
  • Large Conductance Modulation in Interdigital Gate HEMT Device due to Surface Plasma Wave Interactions and Its Device Application
    HASHIM Abdul Manaf, TAKEUCHI Mariko, KASAI Seiya, HASHIZUME Tamotsu, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 2004, 664, 665, 2004年09月15日
    英語
  • へキサゴナル量子 BDD 論理サブシステムの設計・実装とナノプロセッサ算術論理演算回路への応用
    葛西 誠也, 湯元 美樹, 田村 隆博, 長谷川 英機, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 103, 164, 45, 48, 2003年07月02日
    ヘキサゴナル量子二分決定グラフ(BDD)回路技術をベースにした論理サブシステムの設計と実装,および,次世代の超小型・低消費電カデジタル演算ユニットであるナノプロセッサヘの応用について検討した.加算器,減算器,比較器などのサブシステムを設計し. GaAsヘキサゴナルナノ細線ネットワーク構造をショットキーラップゲートで制御する手法で回路実装を試みた.1000万素子/cm^2以上のBDDデバイス集積化が可能なプロセスを開発するとともに,試作した2ビット加算器において正しい演算出力を得た.さらに,8命令2ビット算術論理演算ユニット(ALU)を, Si CMOSゲートと比較し少ない素子数で設計した., 一般社団法人電子情報通信学会, 英語
  • TBPを用いたGSMBE法により成長したIn0.5Ga0.5P/GaAsヘテロ界面特性の制御
    各務高明, 石川史太郎, 葛西誠也, 長谷川英機, 応用物理学関係連合講演会講演予稿集, 50th, 1, 358, 2003年03月27日
    日本語
  • 化合物半導体ナノ細線ネットワーク制御形二分決定グラフ論理集積回路サブシステムの構築
    葛西 誠也, 湯元 美樹, 長谷川 英機, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 102, 640, 17, 22, 2003年02月03日
    化合物半導体ナノ細線ネットワークを用いたヘキサゴナル量子二分決定グラフ(BDD)論理集積回路サブシステムの実装について検討を行った.まず,加算器や比較器などのBDDサブシステムを,ヘキサゴナルネットワーク構造上にグラフの交差なしにレイアウトした.回路試作プロセスの開発を進め,素子集積度4.5×<10>^8素子/^2対応プロセスを実現するとともに,量子細線形節点デバイスを40個集積した4ビット加算器の作製に成功した.量子細線形BDD2ビット加算器にて,正しい演算出力が得られることを古典的輸送モードで確認した.さらに,プロセッサを構成するために必要となるレジスタについて,WPGナノデバイスによる実装を検討した., 一般社団法人電子情報通信学会, 日本語
  • TBPを用いたGSMBE法により作製したIn0.5Ga0.5P/GaAsヘテロ構造における秩序構造の制御
    各務高明, 石川史太郎, 葛西誠也, 長谷川英機, 応用物理学会学術講演会講演予稿集, 63rd, 1, 290, 2002年09月24日
    日本語
  • ヘキサゴナル二分決定グラフ量子回路方式による高密度III-V族化合物半導体量子集積回路
    葛西 誠也, 湯元 美樹, 村中 司, 福士 哲夫, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 102, 177, 15, 18, 2002年06月26日
    AlGaAs/GaAsヘキサゴナルナノ細線ネットワーク構造をショットキーラップゲート(WPG)で制御して実装する新しいヘキサゴナル二分決定グラフ(BDD)量子回路方式による集積回路技術について述べる.量子BDD節点デバイスをWPG制御量子細線(QWR)および単電子(SE)スイッチを用いて実現した.これを集積化してANDなどの基本論理回路を試作し,低温での量子輸送モードおよび室温における多数電子動作モード両方において正しい論理動作を確認した.電力・遅延時間積は,QWR形で10^<-18> J,SE形で10^<-22> Jと見積もられた.また,ナノ細線の交差なく任意ビットのBDD加算器を設計するとともに,AlGaAs/GaAsエッチングヘキサゴナルナノ細線ネットワーク構造を用いて全加算器を試作し,集積密度2.5x10^7cm^<-2>を達成した., 一般社団法人電子情報通信学会, 英語
  • GaAsショットキーラップゲート構造を用いたヘキサゴナル量子BDD集積回路技術
    葛西 誠也, 湯元 美樹, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 101, 619, 9, 14, 2002年01月23日
    量子デバイスを集積化し論理回路を実現する, ヘキサゴナル量子BDD集積回路について述べる.二分決定グラフ(BDD)論理アーキテクチャをゲート制御量子細線や単電子デバイスを用いて実装する回路であり, 高密度ヘキサゴナルネットワークを利用して論理グラフを直接ハードウエア上に表現する, 新しい形態を有する.その実現には, GaAsヘキサゴナルナノ細線ネットワーク構造を, ショットキーラップゲート(WPG)で制御する方法を用いる.本手法に基づき, 量子細線形および単電子形の節点デバイスを試作評価し, 基本的な動作を確認した.次に, これらを集積化し, 基本論理回路および半加算器を実現し, 論理動作を実証した.さらに, 全加算器の設計, および2ビット全加算器の試作を通じ, 大規模集積化への可能性を示した., 一般社団法人電子情報通信学会, 日本語
  • ドライエッチングによる窒化ガリウム系材料のナノ構造形成プロセス
    金 智, 遠藤 眞, 橋詰 保, 葛西 誠也, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 101, 618, 19, 26, 2002年01月22日
    GaNおよびAlGaN/GaNヘテロ構造に対してメタン系RIBEを行い、in-situ XPS, SEM, AFM, PLにより、エッチング表面の特性を詳細に評価した。CH_4/H_2/Ar混合ガスを用いた場合、エッチングされたGaN表面は荒れたモフォロジーとなり、同時に窒素空乏が生じた。N_2ガスを添加した場合、エッチングレートの低下と表面モフォロジーの大幅な改善がみられ、エッチング前の値と同程度の表面ラフネスrms値が得られた。また、化学量論的組成に非常に近いエッチング面が達成できた。エッチングガスへのN_2ガス添加の効果は、AlGaN/GaNヘテロ構造のエッチング面でも同様であり、また、光学特性の向上が見られた。エッチングプロセス条件の最適化により、線幅110nmのAlGaN/GaNナノ細線を形成した。, 一般社団法人電子情報通信学会, 日本語
  • Fabrication and Characterization of InGaAs/InAlAs Insulated Gate Pseudomorphic HEMTs Having a Silicon Interface Control Layer
    XIE Yong-Gui, KASAI Seiya, TAKAHASHI Hiroshi, JIANG Chao, HASEGAWA Hideki, IEICE transactions on electronics, 84, 10, 1335, 1343, 2001年10月01日
    A novel InGaAs/InAlAs insulated gate (IG) pseudomorphic high electron mobility transistor (PHEMT) having a silicon interface control layer (Si ICL) is successfully fabricated and characterized. Systematic efforts to characterize and optimize the insulated gate structure and the PHEMT fabrication process were made by using in-situ X-ray photoelectron spectroscopy (XPS) and capacitance-voltage (C-V) techniques. This led to successful fabrication of a novel IG-PHEMT showing excellent stable DC characteristics with a good pinch off and a high transconductance (177 mS/mm), very small gate leakage currents, very high gate breakdown voltages (about 40 V) and respectable RF characteristics fT = 9 GHz and fmax=38 GHz., 一般社団法人電子情報通信学会, 英語
  • Reactive Ion Beam Etching of GaN and AlGaN for Nano-structure Fabrication Using Methane-Based Gas Mixtures
    ENDO Makoto, JIN Zhi, KASAI Seiya, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 2001, 320, 321, 2001年09月25日
    英語
  • A Novel GaAs Binary Decision Diagram Device Having Quantum Wire Branch-Switches Controlled by Wrap Gates
    YUMOTO Miki, KASAI Seiya, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 2001, 304, 305, 2001年09月25日
    英語
  • InP系高速デバイス用多層エピタキシャル構造のSi超薄膜による表面不活性化
    謝 永桂, 高橋 賢, 高橋 浩, 江 潮, 葛西 誠也, 長谷川 英機, 電子情報通信学会論文誌. C, エレクトロニクス, 84, 9, 872, 882, 2001年09月01日
    InP系高速デバイスの作製に用いられるInAlAs/InGaAs/InAlAs/InP多層エピタキシャル薄膜構造を超薄膜シリコン界面制御層(Si ICL)を用いて表面不活性化する手法について基礎的検討を行い, 次の3点について新しい知見を得た.(1)表面にInGaAsキャップ層がない場合とある場合について, ひずみ効果及び量子状態制御を考慮し, 不活性化構造の理論的設計と最適化を行った.(2)設計された不活性化構造を実現するプロセスの検討を行い, Si ICL形成及び窒化プロセスによるSiN_x/Si ICL構造形成条件を最適化するとともに, InGaAsキャップ層の重要性を実験的に明らかにした.(3)最適プロセスによる表面不活性化構造について, デバイスと同一の絶縁性基板上に作製可能なプレーナ形MIS容量素子により多層薄膜MIS構造の界面電子物性を評価し, Si ICLの有用性を実証した., 一般社団法人電子情報通信学会, 日本語
  • GaAsショットキーラップゲートによる単電子BDDデバイス
    葛西 誠也, 雨宮 好仁, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100, 642, 1, 7, 2001年02月22日
    新たな情報処理理論アーキテクチャを実現するGaAs系ショットキーラップゲート(WPG)による単電子二分決定グラフ(BDD)デバイスについて述べる。単電子BDDのキーデバイスである単電子節点デバイスを、AlGaAs/GaAsヘテロ接合エッチング細線と微細ショットキーゲートを組み合わせたWPG構造を用い設計・作製し、その基本動作を確認した。さらに、WPG単電子BDD OR 回路を試作し、その動作実証を行った。また、WPG単電子BDDデバイスによる論理集積回路応用について触れる。, 一般社団法人電子情報通信学会, 日本語
  • ショットキーIPG/WPG型GaAs量子細線トランジスタの最適化とその応用
    湯元 美樹, 岩谷 将伸, 葛西 誠也, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100, 642, 27, 33, 2001年02月22日
    ショットキーインプレーンゲート(IPG)およびラップゲート(WPG)型GaAs量子細線トランジスタの工学的応用のため、デバイス特性を詳細に調べると共に、デバイス構造最適化を図った。電流-電圧特性および磁気抵抗特性より、各々のゲート構造における、実効細線幅のゲートデバイス依存性など、ゲート制御特性を明らかにした。また、エッチング細線形状がコンダクタンス特性に与える影響を調べると共に、素子形状制御によるコンダクタンスステップやしきい値制御について検討した。, 一般社団法人電子情報通信学会, 日本語
  • QMESFETの提案と試作
    赤澤 正道, 葛西 誠也, 橋詰 保, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100, 641, 89, 96, 2001年02月21日
    極微細MOSFETの極薄ゲート酸化膜におけるトンネル電流を、高誘電体を導入せずに低減するための素子構造を提案し、その試作結果を報告する。金属ゲート電極と半導体表面との間に極薄SiO_2膜を介在させ、高濃度の極薄SOIをチャネルとし、擬似的なMESFETとして動作させる。本素子をQMESFETと呼ぶ。QMESFETにおいては、半導体表面の空乏層が擬似的なトンネルバリアとして働き、極薄ゲート酸化膜におけるトンネル電流を大幅に低減する。また、本素子を微細化することにより、ULSI素子として十分な特性を得ることができる。, 一般社団法人電子情報通信学会, 日本語
  • SC-9-9 ショットキーインプレーンゲートおよびラップゲート構造を用いた化合物半導体量子デバイスとその機能集積回路応用
    葛西 誠也, 岡田 浩, 岩谷 将伸, 湯元 美樹, 長谷川 英機, 電子情報通信学会ソサイエティ大会講演論文集, 2000, 2, 176, 177, 2000年09月07日
    一般社団法人電子情報通信学会, 日本語
  • Cu/n-InPコンタクトにおける界面反応と電気的特性との関連
    武山 真弓, 板井 順一, 野矢 厚, 橋詰 保, 葛西 誠也, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100, 236, 29, 34, 2000年07月21日
    n-InP上の電極材料としてCu単体を用いた場合のCu/InPコンタクト界面に生起する拡散・反応の挙動と電気的特性との関連について詳細に検討した。AES分析及びXPS分析の結果から、熱処理前の状態において既に、Cu/InP界面ではCuの拡散が支配的であることに起因して部分的に不均一反応による異なる反応生成物が得られることが示された。そのような界面での不均一反応は、コンタクトの電気的特性にも影響を及ぼし、そのI-V特性から異なる二つの障壁高さの存在が確認された。これらのことから、電極とInPとのコンタクト界面で均一な反応層を得ることが良好な電気的特性を得るためには重要なプロセスであることが示唆された。, 一般社団法人電子情報通信学会, 日本語
  • 化合物半導体量子デバイスの展望と課題
    長谷川 英機, 葛西 誠也, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100, 147, 43, 48, 2000年06月21日
    III-V族化合物半導体量子デバイスの今後の展望と課題について、量子界面エレクトロニクス研究センターの最近の成果を交えながら議論する。制御性の高いエピタキシャル成長技術、優れたヘテロ界面、幅広い材料の選択肢、優れた電子輸送特性、量子効果が顕著に現れることなど、III-V族化合物半導体量子デバイスには多くの特徴があり、物理的な側面のみならず工学的にも注目される。ここでは、量子ナノ構造形成、量子デバイス、材料やプロセス技術、および量子デバイスを用いた回路やシステムアーキテクチャについて述べる。, 一般社団法人電子情報通信学会, 日本語
  • 量子ドットアレイによるグラフ論理システム
    山田 崇史, 木下 純臣, 葛西 誠也, 雨宮 好仁, 長谷川 英機, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 99, 618, 1, 6, 2000年02月10日
    量子ドットを用いたグラフ論理システムの概念を提案する。ショットキーラップゲート構造による量子ドットアレイでグラフ論理表現を回路化することにより、新しい信号処理システムを創ることができる。ここでは共有二分決定グラフを量子ドットアレイで回路化する方法を示した。例として基本論理回路や加算回路を設計し、シュミレーション上で正しい動作を確認した。, 一般社団法人電子情報通信学会, 日本語
  • 電気化学プロセスを用いたナノショットキー電極の形成と電気的評価
    佐藤 威友, 葛西 誠也, 岡田 浩, 長谷川 英機, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 99, 618, 79, 84, 2000年02月10日
    ナノショットキー接触界面の電気的特性を、理論的および実験的立場から検討した。計算機シュミレーションの結果から、ナノショットキー界面直下のポテンシャル形状は電極周囲の影響を強く受け、電流輸送特性は、マクロなショットキー接触とは異なる熱電子放出電流特性を示すことが明らかとなった。このような周囲の影響は、半導体自由表面のフェルミ準位のピンニング現象に起因し、電極サイズが減少するほど顕著になる。一方、電気化学プロセスを用いて作製したナノショットキー接触の電気的特性を導電性AFMで評価した結果、電流・電圧特性はシュミレーション結果と良く一致し、周囲のフェルミ準位のピンニングがナノショットキー接触の電流輸送に大きな影響を与えることがわかった。, 一般社団法人電子情報通信学会, 日本語
  • Formation of Quantum Dots by Schottky Wrap Gate Control of 2DEG and Its Application to Single Electron Transistors
    KASAI Seiya, SATOH Yoshihiro, OKADA Hiroshi, HASHIZUME Tamotsu, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 1997, 480, 481, 1997年09月16日
    英語
  • Basic Control Characteristics of Novel Schottky In-Plane and Wrap Gate Structures Studied by Simulation and Transport Measurements in GaAs and InGaAs Quantum Wires
    Hiroshi Okada, Seiya Kasai, Hajime Fujikura, Tamotsu Hashizume, Hideki Hasegawa, Japanese Journal of Applied Physics, 36, 6B, 4156, 4160, 1997年
    To clarify the control properties of Schottky in-plane gates (IPGs) and Schottky wrap-gates (WPGs) recently employed in the high-temperature operation of compound semiconductor single electron devices, computer simulations and transport measurements were carried out for gated quantum wires (QWRs). Both types of QWRs showed clear Shubnikov-de Haas oscillations. Non-linear Landau plots confirmed gate-controlled 1D transport in the QWRs. In the GaAs IPG QWR, the effective wire width was found to change linearly with gate bias, whereas this was not observed in the InGaAs WPG QWR. These gate control behaviors are in excellent agreement with theory. Near pinch-off, clear conductance oscillation was seen in both QWRs., 社団法人応用物理学会, 英語
  • Realization of GaAs-Based Single Electron Devices Having Single and Multiple Dots by Schottky In-Plane-Gate Control of Two Dimensional Electron Gas
    KASAI Seiya, JINUSHI Kei-ichiroh, OKADA Hiroshi, TOMOZAWA Hidemasa, HASHIZUME Tamotsu, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 1996, 443, 445, 1996年08月26日
    英語
  • In-Situ 電気化学プロセスを用いたPt-Gate InP MESFETの製作
    宇野 正一, 橋詰 保, 呉 南健, 葛西 誠也, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 95, 314, 15, 20, 1995年10月19日
    In-situ電気化学プロセスによる新しいPt/InPショットキー障壁形成技術を開発した。この電気化学プロセスにより、遷移層のない良好なPt/InP界面を実現し、0.86evという高い障壁高さと、理想因子1.13を得た。新しいショットキー障壁形成技術をMESFETに応用し、Pt ゲートInP MESFETを作製した。その結果、ゲート電圧による良好なドレイン電流の制御とピンチオフ特性を得ることができ、チャネル実効移動度は184Ocm^2/vsであった。また、デバイスは正ゲート電圧条件下でも良好なFET動作を示した。, 一般社団法人電子情報通信学会, 日本語
  • A Novel Lateral Surface Superlattice Structure Utilizing Schottky Barrier Height Control by Doped Silicon Interface Control Layers
    KASAI Seiya, HASEGAWA Hideki, Extended abstracts of the ... Conference on Solid State Devices and Materials, 1995, 797, 799, 1995年08月21日
    英語
  • 0.86eV Platinum Schottky Barrier on Indium Phosphide by In-Situ Electrochemical Process and Its Application to MESFETs
    UNO S., HASHIZUME T., KASAI S., WU N.-J., HASEGAWA H., Extended abstracts of the ... Conference on Solid State Devices and Materials, 1995, 959, 961, 1995年08月21日
    英語
  • 表面ポテンシャル制御による量子構造の形成と表面準位の効果
    葛西誠也, 宇野正一, 中村隆俊, 友沢秀征, 石川靖彦, 橋詰保, 長谷川英機, 応用物理学関係連合講演会講演予稿集, 42nd, Pt 3, 1995年
  • Si界面制御層によるGaAsショットキー障壁高さの制御とその量子構造への応用
    葛西 誠也, 宇野 正一, 橋詰 保, 長谷川 英機, 電子情報通信学会技術研究報告. ED, 電子デバイス, 94, 268, 79, 86, 1994年10月11日
    Si界面制御層を用い、GaAsショットキー障壁高さを制御することを試みた。SiICLの膜厚やドーピングを適切に行うことにより300meV以上の幅で制御できることが示された。またこの技術を量子構造へ応用する目的で、障壁高さを空間的に制御する方法について検討した。SiICLと収束イオンビーム(FIB)を用い、局所的にSiICLとGaAs界面に界面準位を誘起する事により障壁高さを変化させることを試み、障壁高さがおよそ290meVの幅で変化する結果が得られた。これによりnmスケールでショットキー障壁高さを制御できる見通しが得られた。, 一般社団法人電子情報通信学会, 日本語

書籍等出版物

講演・口頭発表等

担当経験のある科目_授業

  • 科学技術の世界「ロボットは感情をもつか」　　　　　　　　　　　　　　　
    北海道大学 全学
    2019年 - 現在
  • 国際交流科目「Forefront of Semiconductor Electronics」　　　　　　　　　　　　　　　
    北海道大学全学
  • 科学技術英語演習　　　　　　　　　　　　　　　
    北海道大学工学部
  • 科学技術の世界「半導体エレクトロニクスの最前線」　　　　　　　　　　　　　　　
    北海道大学全学
  • 電子情報工学実験IV　　　　　　　　　　　　　　　
    北海道大学工学部
  • 量子デバイス学特論　　　　　　　　　　　　　　　
    北海道大学大学院情報科学研究科
  • 量子デバイス工学　　　　　　　　　　　　　　　
    北海道大学大学院工学研究科
  • 半導体物性工学　　　　　　　　　　　　　　　
    北海道大学工学部
  • 情報学I　　　　　　　　　　　　　　　
    北海道大学全学
  • 物理学III　　　　　　　　　　　　　　　
    北海道大学全学
  • 電子デバイス工学　　　　　　　　　　　　　　　
    北海道大学工学部

所属学協会

  • 2014年 - 現在
    日本化学会　　　　　　　　　　　　　　　
  • IEEE　　　　　　　　　　　　　　　
  • 電子情報通信学会　　　　　　　　　　　　　　　
  • 応用物理学会　　　　　　　　　　　　　　　

共同研究・競争的資金等の研究課題

  • 運動組織化と反射機能の電子化による筋電義手操作性の向上
    科学研究費助成事業 基盤研究(B)
    2021年04月01日 - 2025年03月31日
    葛西 誠也
    運動神経系を伝達する筋電信号を取得し随意運動（ユーザーが意図する運動）をリアルタイムかつ高精度に読み出す手段として機械学習の一種であるリザバー計算フレームワークの適用にあたり、適切な規模のシステムを見出すために必要となるリザバー計算系の構成・規模と計算能力の関係について検討を行った。系の数理構造から複雑ネットワーク理論と線形代数を組み合わせたモデル化に至り、リザバーを構成するネットワークおよびノード非線形性と系の関数表現力の関係性が見えつつある。
    リザバー計算系に対する深い理解のため物理電子リザバー実装を同時並行して行い、半導体トンネルダイオードによる非線形ノードおよび非線形振動子によるダイナミックノード構成とその接続のシミュレーションおよび実測と評価解析を行った。いずれのノード形態も実現に成功し、さらに実デバイスを用いた実装における課題と対応策について多くの知見を得た。
    アメーバ型最適化問題解探索と強化学習を組み合わせた独自の自律ロボットのためのその場行動発見・行動発達の仕組みを創出した。さらに、探索型行動で得た知識をベースに高効率行動へ移行する機構「２段階発達」を編み出し、小規模モデルに対して数値シミュレーションを行い、高効率なパターン反復型の行動を見つけて自発的に移行できることを実証した。本成果は、筋電義手が使用者の随意運動と環境や対象物の違いによるその場の動作調整に可能にし、反射能力の実装につながる。
    日本学術振興会, 基盤研究(B), 北海道大学, 21H01379
  • ナノ物質ネットワークの情報知能
    科学研究費助成事業 国際共同研究加速基金(国際共同研究強化(B))
    2019年10月07日 - 2023年03月31日
    松本 卓也, 葛西 誠也, 赤井 恵, 谷 洋介, 玉木 孝
    本研究の採択が10月であったことから、外国渡航を伴う研究計画を年度内に実施することは困難であると判断した。そこで、2019年度は、次の２点に絞って研究を実施した。
    １．本研究の申請の前提となった共同研究を、本研究の一部として進めた。2018年度に研究代表者の松本の学生が、本研究の相手先研究者であるオランダTwente大学のWiel教授の研究室に留学した。その間行われた研究を完成するために、学生が帰国後、大阪大学で行われていた追加実験を、本研究の一部として行った。具体的には、脳型デバイスを目指したポリアニリンネットワークのインピーダンス測定を行った。Twente大学で前年度に実施した研究結果と良い整合性のあるデータを得ることができた。また、本研究採択前からWiel研から大阪大学へ留学することが決まっていた学生の研究を、本研究の一部として行った。金微粒子ネットワークを用いた脳型デバイスを作る研究の一部で、電子線リソグラフィを用いて、ネットワーク型ギャップ電極の作製に成功した。
    ２．本研究の研究協力者である九州工業大学の田中啓文教授により、本研究の研究協力者であるUCLAのGimzewski教授を招いて、九州工業大学にニューロモルフィックAIハードウェア研究センターを設立するための研究会が開催された。そこで、本研究の共同研究者が全員この研究会に参加し、本研究の打ち合わせ会を兼ねることにした。打ち合わせの結果、本研究者の若手である大阪大学の谷洋介助教、京都大学の玉木孝特任助教をオランダTwnete大学に長期で派遣し、共同研究を進めることが決まった。
    日本学術振興会, 国際共同研究加速基金(国際共同研究強化(B)), 大阪大学, 19KK0131
  • 行動変容を支援する最適化・機械学習融合コンパクトAIの開発　　　　　　　　　　　　　　　
    A-STEP トライアウト
    2021年05月 - 2022年03月
    青野真士
    JST, 北海道大学, 研究代表者
  • 使い易いマン・マシンインターフェースのための適応型非線形筋電検出技術の開拓
    科学研究費助成事業 基盤研究(B)
    2018年04月01日 - 2021年03月31日
    葛西 誠也
    筋肉が発する筋電位からユーザの動きや意図を検知し機器に伝える筋電型マン・マシンインターフェース（MMI）は、電動義手やロボットなどの直感的操作を可能にする。しかし実際には信号の誤検出が多く、思い通りに操作することは非常に難しい。本研究は、誰もが日常生活で容易に使える筋電型MMIを目指し、独自の非線形筋電検出手法をベースにユーザや環境に適応する技術を開拓し、筋電検出精度の大幅向上を図ることを目的とする。さらに感覚フィードバック機構を省電力でコンパクトに実装する技術を開発し、筋電検出デバイスと一体化を図り操作性をより高める。2019年度の研究成果は以下の通りである。
    （１）人工感覚フィードバックの表現力向上のため、複数の小型偏心モーター振動子の合成による振動多様化を試み、うねりを使い単一振動子では不可能な低周波振動の生成およびトロコイド空間パターンの生成を可能にした。また、振動特性が装置固定圧やまさつなどの装着条件に依存することがわかった。
    （２）２振動子合成のうねり周波数の下限が位相同期によって数十Hzに制限されることがわかった。振動子支持基板の構造や振動子の身体固定法と同期の関係を調べ、位相同期を抑制する基板設計および装着要件を見出した。その結果10 Hzレベルの超低周波振動の生成が可能になった。
    （３）表面筋電信号から最適動作を推定するために最適化計算の適用を検討し、その一環として独自の最適化計算システム「電子アメーバ」を４足歩行ロボットに搭載し運足推定とその精度向上を試みた。本ロボットは各足の接地情報と少数の動作制約から適切な運足を推定するが、身体姿勢をセンシングし情報追加することで運足推定精度向上が可能になった。
    （４）レザバー計算を応用した表面筋電信号解析のため、システム要素となる入力、レザバー、出力の各層の実現に取り組み、基本要素を揃えてシステム構成の準備が完了した。
    日本学術振興会, 基盤研究(B), 北海道大学, 18H01487
  • 金属短針電流雑音誘起機構による半導体単一電子トラップ検出と評価
    科学研究費助成事業 挑戦的萌芽研究
    2016年04月01日 - 2019年03月31日
    葛西 誠也
    半導体の中には電子トラップと呼ばれる電子の落とし穴が複数存在する。原子ほどの大きさしかない電子トラップを１つずつ捉えその電気的影響を調べる計測技術はまだない。本研究は、極細の金属短針によって原子レベルの空間分解能をもつ走査プローブ顕微鏡に、トラップに捕らわれ動きを制限された電子の電荷を増幅する独自のメカニズムを付与し、トラップを出入りする電子の動きを雑音として検知し分析する新しい単一トラップ計測技術を開発した。さらに、この計測技術を分子の電気的性質を調べることに応用した。
    日本学術振興会, 挑戦的萌芽研究, 北海道大学, 16K14240
  • 分子アーキテクトニクス：単一分子の組織化と新機能創成
    科学研究費助成事業
    2013年06月28日 - 2018年03月31日
    夛田 博一, 長谷川 修司, 浅井 哲也, 山田 豊和, 宇野 英満, 浅井 美博, 米田 忠弘, 葛西 誠也, 松本 卓也, 高木 紀明, 石田 浩, 小川 琢治, 松本 和彦, 家 裕隆
    分子設計・合成、表面物理、分子ナノ技術、半導体工学、情報工学、物性理論を専門とする研究者の共同研究により、(1)分子および分子集合体の精密設計、(2)さまざまな電極表面での分子構造および電子状態解明、(3)非線形・非対称な電流電圧特性を与える分子接合の設計指針と電場や磁場によるスイッチング特性の発現、(4)素子の内在ノイズを利用した確率共鳴素子の作製と電圧印加による自励発振的なパルス発生などに関し、５９１報の論文を発表した。これらの結果は、単分子エレクトロニクス分野の進展に大きく寄与するとともに、分子ネットワークを用いた新しい記憶・演算素子などの研究分野を拓いた。
    日本学術振興会, 新学術領域研究(研究領域提案型), 大阪大学, 25110001
  • 単一分子集積ネットワークによる情報処理機能実装と信頼性向上　　　　　　　　　　　　　　　
    科研費新学術領域研究（研究領域提案型）
    2013年10月 - 2018年03月
    葛西 誠也
    文部科学省, 研究代表者, 競争的資金
  • マンーマシンインターフェースのための非侵襲型確率共鳴生体信号検出技術の開発　　　　　　　　　　　　　　　
    FSプログラム
    2013年04月 - 2016年03月
    葛西 誠也
    半導体理工学研究センター, 研究代表者, 競争的資金
  • 化合物半導体１次元ブラウンラチェットによる超低エネルギー電子輸送の検討　　　　　　　　　　　　　　　
    科研費挑戦的萌芽研究
    2011年04月 - 2014年03月
    葛西 誠也
    日本学術振興会, 研究代表者, 競争的資金
  • 半導体ナノワイヤ3分岐接合デバイスの非線形メカニズムの解明と制御　　　　　　　　　　　　　　　
    科研費基盤研究(B)
    2010年04月 - 2013年03月
    葛西 誠也
    日本学術振興会, 研究代表者, 競争的資金
  • 極低電圧動作超並列III-V族半導体微細トランジスタ技術の開発　　　　　　　　　　　　　　　
    先端的低炭素化技術開発（探索ステージ）
    2011年09月 - 2012年09月
    葛西 誠也
    JST, 研究代表者, 競争的資金
  • 半導体トランジスタ確率共鳴を利用した耐雑音生体信号検出技術の開拓　　　　　　　　　　　　　　　
    ISプログラム
    2011年08月 - 2012年07月
    葛西 誠也
    半導体理工学研究センター, 研究代表者, 競争的資金
  • 量子コンピューティング実現に向けた化合物半導体基本量子論理ゲートの開発　　　　　　　　　　　　　　　
    科研費奨励研究(A)
    2000年04月 - 2012年03月
    葛西 誠也
    日本学術振興会, 研究代表者, 競争的資金
  • 確率共鳴を利用した新しい情報処理のためのナノデバイスと集積化　　　　　　　　　　　　　　　
    戦略的創造研究推進事業さきがけ
    2007年10月 - 2011年03月
    葛西 誠也
    JST, 研究代表者, 競争的資金
  • Stochastic resonance nanodevices and their integrated systems　　　　　　　　　　　　　　　
    JST Basic Research Programs (Precursory Research for Embryonic Science and Technology :PRESTO)
    2007年 - 2011年
    競争的資金
  • 多媒体量子ナノ集積デバイスの反応拡散ダイナミクスを利用した情報処理システム
    科学研究費助成事業
    2008年 - 2010年
    雨宮 好仁, 葛西 誠也, 浅井 哲也
    本研究では生命現象の一端を担う反応拡散メカニズムを模倣する単電子集積システムの構成法を提案した。反応拡散系を電子化するために、多数の単電子トンネル振動子をマトリクス配置して容量結合した二次元ネットワークを設計した。動作シミュレーションによれば、この系には時空間秩序をもった負のノード電位パターン(電子的な散逸構造)が発生して成長・分裂・増殖など生命的な挙動を示した。よって、この系は電子的な疑似生命体を生み出す反応拡散系である、という結論を得た。
    日本学術振興会, 基盤研究(B), 北海道大学, 20360149
  • 有機金属気相選択成長法による半導体ナノワイヤエレクトロニクスの創成
    科学研究費助成事業
    2006年 - 2010年
    福井 孝志, 雨宮 好仁, 本久 順一, 葛西 誠也, 原 真二郎
    電子線描画法による微細パターン形成技術と有機金属気相成長法とを組み合わせて、化合物半導体ナノワイヤの選択成長技術を確立した。成長したガリウムヒ素、インジウムリン等の半導体ナノワイヤは、その結晶形態を電子顕微鏡で解析、光学特性をフォトルミネッセンスで解明すると共に、トランジスタ構造を作製して電気伝導特性の解析と評価、異種接合やp-n接合を作製してレーザ、発光ダイオード、太陽電池素子としての動作原理を確認する等、次世代ナノエレクトロニクスへの応用展開の可能性を見出した。
    日本学術振興会, 特別推進研究, 北海道大学, 18002003
  • ヘキサゴナルBDD量子回路方式に基づく超小型・超低消費電力ナノプロセッサ　　　　　　　　　　　　　　　
    科研費若手研究(A)
    2005年04月 - 2008年03月
    葛西 誠也
    日本学術振興会, 研究代表者, 競争的資金
  • ナノショットキーゲート制御量子ナノドット集積デバイスによる単電子確率共鳴の観測　　　　　　　　　　　　　　　
    科研費萌芽研究
    2006年04月 - 2007年03月
    葛西 誠也
    日本学術振興会, 研究代表者, 競争的資金
  • 結合量子ドット集積デバイスによる生体型情報処理システムの開拓
    科学研究費助成事業
    2006年 - 2007年
    雨宮 好仁, 葛西 誠也, 浅井 哲也, 廣瀬 哲也
    量子ドット非線形振動子からなる複数個の反応拡散系をニューラルネットワークで相互結合して自己組織化量子集積回路を構成するために、ニューラルネットワークを量子ドット非線形振動子で構成する方法を開発した。
    生体の神経細胞は電気的なスパイク信号を媒体として他のニューロンとコミュニケーションを行う。これを簡単にモデル化するため、スパイク発生時の複雑な非線型現象を単純化して、ニューロンをスパイク点列の発生装置-スパイクニューロン-と見なし、このスパイクニューロンを量子ドットデバイスで構成するために、単電子トンネル事象をスパイク信号に対応させることを提案した。
    生体ニューロンは三つの部分、すなわち樹状突起、細胞体、および軸索からなる。このうち軸索は単安定の量子ドット振動子を一次元結合することで電子化できる。細胞体を電子化するには、トンネル事象の時間平均個数に応じて出力のトンネル事象を発生するデバイスをつくればよい。これは、単安定の量子ドット振動子に複数の入力キャパシタ結合を付けることで実現可能である。細胞体と軸索を模倣するデバイス構造を設計し、その動作をシミュレーションで確認した。
    生体ニューロンの軸索は末端で分岐し、その端部がシナプスと呼ばれる結合部を介して他のニューロンの樹状突起に接続している。これによってニューロン間で信号の授受を行っている。大まかにはシナプス結合強度が不変とみなしてもよい。一定強度のシナプス結含を構成する方法を提案し、基本的なパルスニューラルネットワークを構成するための方針を示した。
    日本学術振興会, 基盤研究(B), 北海道大学, 18360156
  • 欠陥制御・界面制御に基づく窒化ガリウム系デバイス構造の高信頼化
    科学研究費助成事業
    2005年 - 2006年
    橋詰 保, 葛西 誠也, 佐藤 威人友, 金子 昌充
    GaNおよびAlGaN混晶の表面結晶欠陥および不純物の振舞いを詳細に評価し、金属界面特性・絶縁体界面特性との相関、および、デバイスの電流崩壊、漏れ電流および劣化・破壊現象との関連性を系統的に調べてこれらの機構を明らかにし、表面欠陥制御・界面制御に基づきデバイスの信頼性・安定性の向上に直結する知見を得ることを目的とした。
    1)Al<0.26>Ga_<0.74>N混晶にショットキー接合を形成し、過渡容量応答解析を行ない、深い準位を評価した。秒オーダーの時間領域で解析することにより、伝導帯下端より0.9eVの位置に電子捕獲準位が1x10^<16>cm^<-3>程度の高密度で存在することを明らかにした。
    2)CN_x/SiN_x複合膜構造を利用した拡散プロセスを開発し、GaNへの炭素ドーピングを行なった。N_2雰囲気中で1000℃程度の熱処理を行なうことにより、炭素がGaN中へ拡散することを確認し、拡散した炭素は主として深い準位として振る舞うことを明らかにした。
    3)窒素ラジカル処理、超薄Al膜堆積、真空アニールにより、AlGaN表面近傍の窒素空孔欠陥と酸素不純物を低減する表面制御プロセスを開発し、Ni/AlGaNショットキー接合において、逆方向漏れ電流の大幅な低減と電流-電圧特性の明確な温度依存性を実現した。
    4)GaNおよびAlGaNとの絶縁膜界面を種々のプロセスにより形成し、高温および光照射下での容量-電圧測定により、禁制帯中央から価電子帯上端に分布する界面準位のふるまいを初めて明らかにした。また、界面準位の抑制には、超薄Al酸化膜制御層が有効であることを示した。
    5)AlGaN/GaNヘテロ構造トランジスターを製作し、高温におけるoff-stateバイアスストレスによりDC特性がどのように変化するかを調べた。SiN_x膜のみの表面保護を行なった場合、ストレス後にドレイン抵抗の増加による特性劣化が見られたが、Al超薄膜を利用した表面制御プロセスを施したデバイスでは劣化が全く見られなかった。
    日本学術振興会, 基盤研究(B), 北海道大学, 17360133
  • 半導体2次元電子ガスのプラズマ波によるミリ波・テラヘルツ進行波デバイスの研究
    科学研究費助成事業
    2005年 - 2005年
    長谷川 英機, 葛西 誠也, 佐藤 威友, 賈 鋭
    テラヘルツ(THz)帯の周波数領域では、効率よく電磁波を発生・増幅・検波する技術が確立されておらず「テラヘルツギャップ」とよばれている。本研究の目的は、ミリ波・テラヘルツ帯におい.て増幅・検波機能を果たす新しい進行波型半導体デバイスの可能性を、理論的および実験的に検討することにある。その原理は、半導体の2次元電子ガス中に発生するドリフトプラズマ波と、遅波構造による電磁波の空間高調波との相互作用を利用することにある。
    (1)電子の慣性項を取り入れたより厳密なプラズマ方程式をもとに、TMモード解析とグリーン関数を含むFredholm積分方程式による空間高調波解析を行い、その結果ミリ波・THz帯で、大きな負性コンダクタンスが得られことを確認した。そして、その機構が高周波では1サイクルあたりの衝突頻度が飛躍的に減ることにあることを示した。
    (2)さらに、解析を半導体の表面準位の効果を含むものに拡張し、表面状態による電界分布の変化やスクリーニングが、デバイスに悪影響を及ぼすことを見出した。
    (3)AlGaAs/GaAsヘテロ接合上に、インターディジタル型遅波構造を形成したデバイスについて、マイクロ・ミリ波帯で予備実験を行い、おおきなコンダクタンス変調を観測するとともに、理論解析と実験がよく一致することを実証した。これらは、Jpn.J.Appl.Physの正規論文やISDRS(Dec.2005)の国際会議で報告された。
    (4)大電力の観点からさらにすぐれた材料は、窒化物系であるが、ヘテロ接合形成技術や電極形成技術が遅れている。このため、この材料のヘテロ界面や表面制御の研究や調査を活発に同時進行させ、多くの成果を得て、これらを公表した。
    日本学術振興会, 萌芽研究, 北海道大学, 17656099
  • 有機金属気相成長高密度量子ナノ構造による単電子集積エレクトロニクス
    科学研究費助成事業
    2001年 - 2005年
    福井 孝志, 長谷川 英機, 雨宮 好仁, 本久 順一, 橋詰 保, 葛西 誠也
    平成17年度は、有機金属気相成長(MOVPE)選択成長法による量子ナノ構造を利用した単電子素子・単電子回路の実現と、高密度量子ナノ構造の周期配列の形成技術の確立を目的として、以下の研究を行った。
    1.前年度に続き、単電子トランジスタの論理回路応用を目的に集積化を進めた。2分決定グラフ論理による1ビット加算器に関して、論文公表することが出来た。また、選択成長により作製したリッジ型量子細線と、自己形成InAs量子ドットを組み合わせた、フローティングゲート型の単電子メモリーの試作とその動作特性解析を進めた。試作した素子を温度20Kで評価した結果、ドレイン電流に、ゲート電圧に対する明瞭な時計回りのヒステリシスが観測された。印加するゲート電圧の最大値を変化させる実験、あるいはヒステリシスの幅やしきい値のシフト量およびその温度依存性、さらにゲート電圧を変化させた後の時間応答などの実験結果により、このヒステリシスが、ゲート側から注入された電子が量子ドットに保持されることに起因することが示された。
    2.単電子素子の高温動作化を目的として、選択成長を用い、新しい種類のナノ構造の作製を試みた。具体的には、円形あるいは6角形のマスク開口部を有するGaAs(111)B基板に対して選択成長を行うことにより、直径50nm、長さは9μmにもおよぶ、GaAsナノワイヤ構造の作製に成功した。そして、このナノワイヤを単電子素子へと応用するプロセス手法を考案した。同様な構造はInP(111)A基板上にも作製した。まずInPナノワイヤ、横方向成長を利用したInP/InAsコアシェル構造、さらにInP/InAs/InP横方向ヘテロ構造からなるInAs量子リングを作製し、その光学的特性から、量子閉じ込め構造を確認した。
    日本学術振興会, 学術創成研究費, 北海道大学, 13GS0001
  • 窒化ガリウム系超高速・ハイパワートランジスタ構造の表面・界面制御
    科学研究費助成事業
    2002年 - 2004年
    橋詰 保, 本久 順一, 葛西 誠也, 赤澤 正道
    本研究では、GaN系材料の表面、金属界面、ヘテロ接合界面、保護絶縁膜界面の構造的・化学的特性およびそれらと電気的特性との相関を系統的に評価し、プロセス技術にフィードバックし、絶縁ゲート型およびショットキーゲート型ヘテロ構造電界効果トランジスタ(AlGaN/GaN HFET)の高安定化を実現することを目的とした。主な成果を以下にまとめる。
    (1)水素プラズマを含むプロセス、高温熱処理プロセス、プラズマドライエッチングプロセスによって、AlGaN表面において顕著な窒素空乏が生じ、伝導帯下端近傍に深いドナー準位が形成されることを明らかにした。また、この深いドナー準位が、トランジスタの電流変動の主因になっていることを指摘した。
    (2)MBE装置内でのAl薄膜の分子線蒸着とECR励起酸素プラズマ酸化により、3〜4nmの超薄Al_2O_3膜をAlGaN表面に形成するプロセスを開発し、Al_2O_3膜の禁制帯幅が7eV、Al_2O_3/Al_<0.3>Ga_<0.7>Nの伝導帯の不連続量が2.1eVであることを明らかにした。
    (3)さらにこの超薄Al_2O_3膜をゲート絶縁膜と表面不活性化膜に応用し、新しい絶縁ゲート型AlGaN/GaNヘテロ構造電界効果トランジスター(HFET)を試作し、良好なゲート制御特性、大きな飽和ドレイン電流(0.8A/mm)、大きな相互コンダクタンス(130mS/mm)を達成した。また、ショットキーゲート型HFETで観測された電流コラプス現象がAl_2O_3絶縁ゲート型HFETでは観測されず、超薄Al_2O_3膜を利用した表面保護構造のデバイス安定化効果を確認することができた。
    (4)ショットキー接合の電流-電圧特性における表面近傍の深いドナー準位の影響を、数値計算と実験の両面から検討した。厳密な数値計算プログラムを用いた計算により、実験で求められた電流-電圧特性の温度依存性のふるまいを、詳細に再現することに成功した。その結果より、深いドナー準位のイオン化により薄層化したショットキーバリアが、非常に大きな逆方向漏れ電流の主因であることを明らかにした。
    日本学術振興会, 基盤研究(B), 北海道大学, 14350155
  • 半導体人工格子による磁性制御
    科学研究費助成事業
    2002年 - 2003年
    本久 順一, 須田 善行, 葛西 誠也
    平成15年度は、フラットバンド強磁性が実験的に確認できるという理論的予測がされている、周期0.7μmのInAsによるKagome格子を有機金属気相成長(MOVPE)選択成長法により作製するするため、以下のような実験を行った。
    まず、SiO_2膜堆積を堆積したGaAs(111)A基板に対して、電子線リソグラフィ、およびウエットエッチングにより、MOVPE選択成長用のマスク基板を作製した。マスクのパターンは昨年度のものと同様、6角形あるいは3角形のマスクを周期的に配列させたものであるが、今回は、(111)B基板ではなく、(111)A基板を用いている。その後、窓明け部分へ、GaAsおよびInAsを、MOVPE選択成長を行った。
    まず、(111)Aプレーナ面では平坦な表面が得られる、温度500Cにおいて格子周期が1〜3μmのマスクパターンに対して、選択成長を行った場合、細線の交点部分にのみ、3次元的にInAsが成長するが、成長温度を下げると、3次元成長モードから2次元成長へと転移することが明らかとなった。この成長モードの転移は、成長温度の低下に伴う表面拡散長の減少によって説明でき、またGaAsとInAsの格子定数の差による歪みは、その成長界面で発生したミスフィット転移により緩和されていると考えられる。この結果、ピットを含み、表面平坦性には問題があるが、垂直{110}ファセットを側壁として有する細線の交差構造である、InAsによるKagome格子が、そのマスクパターンを踏襲して形成可能であることが示された。さらに、表面平坦性を改善するため、アルシン(AsH_3)分圧に対する依存性について調べた。その結果、AsH_3分圧を下げた場合に、表面平坦性に優れ、また横方向成長が抑制され、マスクパターンを踏襲したKagome格子構造が形成されることがわかった。
    以上に述べた成長条件の最適化の結果、温度400C・低AsH_3分圧という成長条件で、MOVPE選択成長により、周期0.7μmのInAs Kagome格子の形成に成功した。
    日本学術振興会, 萌芽研究, 北海道大学, 14655112
  • ナノショットキーゲート制御量子ドットによるBDDアーキテクチャ単電子集積回路
    科学研究費助成事業
    2001年 - 2003年
    長谷川 英機, 赤澤 正道, 橋詰 保, 雨宮 好仁, 葛西 誠也
    本研究は、独自の二分決定グラフ(BDD)論理アーキテクチャを実装する集積回路をナノショットキーゲートで量子ドットを形成制御する単電子節点デバイスを用いて実現することを目的とする。当該研究期間に得られた主な成果を以下に示す。
    1.BDDアーキテクチャをヘキサゴナルナノ細線ネットワークを用いて高密度に実装する新しい量子論理回路方式「ヘキサゴナルBDD量子回路方式」を提案し、本方式に基づき各種論理サブシステムから算術論理演算ユニット(ALU)まで設計した。
    2.GaAsエッチングナノ細線をショットキーラップゲート(WPG)で制御する方法でBDD節点デバイスを実現し、低温から室温まで明確なスイッチング動作を確認した。単電子形では電力遅延積(PDP)が10^<-22>Jと極めて小さいことを明らかにするとともに、WPGスイッチがGHz動作可能であることを実験的に示した。
    3.エッチングヘキサゴナルナノ細線ネットワークをWPGで制御する手法でBDD基本論理回路を試作し、低温において量子輸送のもとで論理動作を実証した。また本回路はPDPとのトレードオフにより室温においても演算が可能であることを示した。さらに、4500万素子/cm^2を実現する高密度集積プロセスを確立するとともに、単電子および量子細線型2ビット加算器を試作評価し正しい論理動作を確認した。そして、8ビット加算器の試作に成功した。
    4.MBE選択成長法によるヘキサゴナル量子ナノ細線ネットワーク形成技術を開発し高密度化を図り、GaAs系で2.4x10^8、InP系で10^9素子/cm^2に相当する集積構造形成技術を確立した。さらに、選択成長量子ナノ細線を用いた量子細線スイッチおよび節点デバイスの試作に成功した。
    5.量子ナノ構造表面不活性化技術として、超薄膜Siおよびc-GaN界面制御層(ICL)による手法を検討し最適化を図った。ICL形成前の初期表面として(4x6)再構成面を用いることで極めて高い表面不活性化効果が得られることを初めて明らかにし、絶縁体/GaAs界面の最小界面準位密度を4x10^<10>cm^<-2>eV^<-1>まで低減した。
    日本学術振興会, 基盤研究(A), 北海道大学, 13305020
  • 量子限界近傍で動作するIII-V族量子細線トランジスタ論理・記憶集積回路の開発
    科学研究費助成事業
    2000年 - 2001年
    長谷川 英機, 葛西 誠也, 橋詰 保, 江 潮
    本研究の目的は、独自の構造をもつIII-V化合物半導体量子細線トランジスタによって、量子限界近傍で動作をする論理回路やメモリー回路のプロトタイプを実現し、量子集積回路に実用化の展望を切り開くことにある。本研究の成果を以下に示す。
    1.ショットキーインプレーンゲート(IPG)量子細線トランジスタと金属ナノドットを組合せ、ドットクローン荷電でトランジスタのコンダクタンスしきい値を制御する新しい単電子メモリデバイスを提案、開発した。
    2.単電子小規模集積回路をWPG単電子トランジスタ(SET)により構成することことを検討し、量子細線トランジスタを負荷とする単電子抵抗負荷インバータや、2つのSETを用いた単電子相補形インパークを試作し、動作を実証した。ことに前者では伝達利得1.3が達成された。
    3.量子限界近傍の電力・遅延時間積で動作可能な新たな量子論理回路として、二分決定グラフ(BDD)アーキテクチャを量子細線トランジスタで実装するBDD量子論理回路方式を提案した。そして、基本デバイスをGaAsエッチングナノ細線とナノショットキーゲート技術を用いて試作し、低温および室温にて動作実証するとともに、これを集積化することにより基本論理回路を試作し回路が正しい論理演算を行うことを確認した。
    4.量子細線トランジスタの基本構造として、均一性およびサイズ制御性に優れたInGaAsおよびGaAs埋め込みリッジ量子細線アレイを選択MBE成長法により実現した。ことにInGaAs量子細線においては基板前処理の最適化や原子状水素処理の適用により、サブミクロンピッチ高密度細線アレイの実現に成功した。
    5.素子表面不活性化のために、III-V族半導体表面を走査トンネル分光(STS)法により詳細に評価した。異常STSスペクトルの機構を明らかにし、ピンニングがエネルギー的・空間的に連続分布する表面準位の集合体によることを示した。さらに、シリコン界面制御層(Si ICL)を用いた表面不活性化法を検討し、Si ICL形成前初期表面の最適化を図るとともに、本手法の有効性をSTSなどで確認した。
    日本学術振興会, 基盤研究(B), 北海道大学, 12555083
  • 界面制御に基づいたGaNへの金属電極形成技術の開発研究
    科学研究費助成事業
    1999年 - 2001年
    橋詰 保, 葛西 誠也, 兼城 千波, 本久 順一, 関 昇平, 武山 真弓
    本研究では、GaN表面の詳細な評価に基づく金属/半導体界面制御を試み、安定なショットキー接合と、低接合抵抗オーミック電極形成のための作製プロセスを確立することを目的とする。得られた主な成果を以下にまとめる。
    (1)n-GaNに対して安定なショットキー接合法を確立することを目的として、プロセス直前のGaN表面の表面フェルミ準位の位置を光電子分光(XPS)法を用いて測定し、表面のバンド曲がりを詳細に評価した。(1)大気に曝した表面のバンド曲がりは1.4eVと大きく、フェルミ準位が強くピンニングされていることが分った。(2)アンモニア溶液処理と窒素プラズマ処理を行うことでバンド曲がりは0.5eV程度緩和し、分子線エピタキシー法で成長した表面と同等の電子状態が得られることが明らかになった。
    (2)電子デバイスのショットキーゲート構造への応用を目的として、逆方向リーク電流特性を詳しく調べた。(1)n-GaNに対するショットキー接合の逆方向リーク電流は熱電子放出理論で計算される値よりも数ケタ高く、かつ、バイアス依存性が強く温度依存性が弱い。(2)逆方向リーク電流はショットキー電極とオーミック電極間の表面状態や表面構造に敏感であり、バイアス掃引に対してヒステリシスを持つ。これらの結果より、n-GaNに対するショットキー接合の電流輸送特性には、接合界面および電極間表面のトラップに起因するリーク機構が影響していることが強く示唆された。
    (3)AlGaN表面に超真空中で金属Alを約1nm蒸着後、真空アニール(800℃、10min)することで、金属AlとAlGaN表面に残留している自然酸化膜が反応して形成された極薄Al酸化膜を表面不活性化膜として利用し、GaN/AlGaNヘテロ構造上のショットキーゲート特性の改善を実現した
    (4)MgドープP-GaN表面のXPS分析を行った。Mg原子の表面蓄積に伴うMg-O結合ピークが強く検出され、GaおよびNの内殼ピークの半値幅がn-GaNと比較して1.5倍程度に増加していることが分った。表面でのバンド曲がりは1.3eVと強く、Mg蓄積による表面乱れ層により、高密度の表面欠陥準位が存在していることが示唆された。ECR励起のN2プラズマによる表面処理で、表面乱れは回復し、ほぼフラツトな表面バンドを実現できることが明らかになった。
    日本学術振興会, 基盤研究(B), 北海道大学, 11555081
  • ナノスケールショットキー接合による金属-化合物半導体界面の物性制御と応用
    科学研究費助成事業
    1999年 - 2000年
    長谷川 英機, 江 潮, 葛西 誠也, 橋詰 保, 藤倉 序章
    本研究の目的は、化合物半導体上にナノスケールでサイズ制御された微細ショットキー接合を形成する手法により、フェルミ準位ピンニングを除去し、金属-半導体界面の物性を制御する技術を創り出すこと、および、そのデバイス応用にある。本研究の成果を以下に示す。
    1.電気化学プロセスにより形成した化合物半導体ショットキー界面は、ナノ金属ドットの集合体により形成されること、および、印加パルス条件により、ドット粒径、ドット数を制御可能であることを示した。さらに、各々の金属ドットが小さく均一性が高くなるに従い、金属-半導体界面のフェルミ準位ピンニングが緩和し、障壁高さの金属仕事関数依存性が増大することを実験的に見出し、ショットキー極限の実現による障壁高制御が可能であることを示した。
    2.電気化学プロセスと電子線露光法により、ゲート長数十nmのナノショットキーゲート、および、数十nmのドット径を有する高均一ナノ金属ドットアレイの形成に成功した。
    3.単一金属ドットナノショットキー接合の電気的特性を、導電性プローブ原子間力顕微鏡を用いて評価すると共に、ナノショットキー特性解析シミュレーターを開発し、その電流輸送機構を明らかにした。同時に、単一金属ドット・半導体界面においても、ドットサイズの縮小に伴い障壁高さの金属仕事関数依存性が高まること、および、電極周囲の表面フェルミ準位ピンニングがナノショットキー接合の電流輸送やポテンシャル制御性に大きく影響することを見出した。
    4.電気化学プロセスによるナノショットキーゲートとナノ金属ドット形成技術を用い、GaAsおよびInGaAs量子細線トランジスタ、単電子トランジスタ、単電子メモリ回路などの量子デバイスを試作・評価した。各素子は、制御されたショットキー界面を反映した動作を実現し、本技術の有効性が実証された。
    日本学術振興会, 基盤研究(B), 北海道大学, 11450115
  • 超薄膜シリコン量子井戸を含む絶縁ゲートによるInP系超高周波大電力デバイスの実現
    科学研究費助成事業
    1998年 - 1999年
    長谷川 英機, 葛西 誠也, 藤倉 序章, 橋詰 保, 上田 大助
    本研究は、本グループが提唱している「超薄膜シリコン量子井戸を含む新しい絶縁ゲート構造」を用いることにより、InP系超高周波大電力デバイス実現に、突破口を開くことを目的として、平成10年度から平成11年度にわたって行なったものである。本研究により得られた成果を以下にまとめる。
    (1)本研究グループが独自に開発した超高真空非接触C-V法、ホトルミネセンス表面準位分光法(PLS^3)に基づく絶縁ゲート構造形成プロセスのその場評価法を確立するとともに、これらとSTM/STS測定およびXPS法を組み合わせ、表面フェルミ準位ピンニングが表面のある程度の面積を持った領域で生じており、しかも各領域において表面準位がU字形の連続分布を有していることを明かにした。これは、「超薄膜シリコン量子井戸」の概念の基礎となった界面準位の起源に関する「統一DIGSモデル」を支持する結果である。
    (2)InP系化合物半導体上へ擬似格子整合する超薄膜シリコン層のMBE成長と、ECRプラズマを用いたシリコン層の部分窒化による薄膜化により、シリコン量子井戸層の膜厚の精密制御を達成し、超薄膜シリコン量子井戸を含む絶縁ゲート構造の実現に成功した。
    (3)上述のプロセスをInP表面に適用した場合、最適なECRプラズマによる部分窒化条件においては、フェルミ準位ピンニングを大幅に緩和し、界面準位密度の最小値として2x10^<10>cm^<-2>eV^<-1>を得た。この値は、非酸化物ゲートのInP MIS構造としては、これまでで最小の値である。
    (4)さらに、超薄膜シリコン量子井戸を含む新しい絶縁ゲート構造を用いて試作したInP MISFETは、良好なゲート制御特性、高い実効移動度とともに、通電時間10^4秒間後のドレイン電流の変動が1.9%という高い動作安定性を示した。
    日本学術振興会, 基盤研究(B), 北海道大学, 10555098

産業財産権

  • ロボット、ロボット制御方法、およびプログラム
    特許権, 葛西 誠也, 斉藤 健太, 青野 真士, 国立大学法人北海道大学, Amoeba Energy株式会社
    特願2018-093128, 2018年05月14日
    特開2019-198903, 2019年11月21日
    201903006177090213
  • デバイス
    特許権, 葛西 誠也, 斉藤 健太, 末藤 直樹, 青野 真士, 国立大学法人北海道大学, Amoeba Energy株式会社
    特願2018-093127, 2018年05月14日
    特開2019-198902, 2019年11月21日
    201903008623510976
  • 個体認証用半導体チップ、個体認証媒体及び個体認証方法
    特許権, 法元 盛久, 有塚 祐樹, 大八木 康之, 葛西 誠也, 松本 勉, 成瀬 誠, 竪 直也, 大日本印刷株式会社, 国立大学法人北海道大学, 国立大学法人横浜国立大学, 国立大学法人九州大学, 国立研究開発法人情報通信研究機構
    特願2016-234745, 2016年12月02日
    特開2018-089845, 2018年06月14日
    201803003412772665
  • 信号再生装置及び信号再生方法
    特許権, 田所 幸浩, 一木 輝久, 葛西 誠也, 株式会社豊田中央研究所, 国立大学法人北海道大学
    特願2011-282505, 2011年12月23日
    特開2013-135244, 2013年07月08日
    特許第5900848号, 2016年03月18日
    201603021460493046
  • 論理回路
    特許権, 葛西 誠也, 国立大学法人北海道大学
    特願2011-232085, 2011年10月21日
    特開2013-089916, 2013年05月13日
    特許第5835771号, 2015年11月13日
    201603017170073666
  • 信号再生装置
    特許権, 田所 幸浩, 葛西 誠也, 一木 輝久, 株式会社豊田中央研究所, 国立大学法人北海道大学, 国立大学法人名古屋大学
    特願2015-097061, 2015年05月12日
    特開2016-213725, 2016年12月15日
    WO2011-065500, 2011年06月03日
    特許第5761643号, 2015年06月19日
    201703007857995336
  • 半導体装置
    特許権, 葛西 誠也, 国立大学法人北海道大学
    特願2007-041018, 2007年02月21日
    特開2008-205285, 2008年09月04日
    特許第5272172号, 2013年05月24日
    201303059090353732
  • バイポーラトランジスタ及びその製造方法
    特許権, 葛西 誠也, 日本電気株式会社
    特願平9-352745, 1997年12月22日
    特開平11-186279, 1999年07月09日
    特許第3228207号, 2001年09月07日
    201103022622557638
  • バイポーラトランジスタ
    特許権, 葛西 誠也, 日本電気株式会社
    特願平10-313771, 1998年11月04日
    特開2000-150528, 2000年05月30日
    特許第3223890号, 2001年08月24日
    201103088340927280
  • オーミック電極及びそのオーミック電極を有する半導体素子
    特許権, 葛西 誠也, 日本電気株式会社
    特願平10-192104, 1998年07月07日
    特開2000-021812, 2000年01月21日
    特許第3094991号, 2000年08月04日
    201103016229642461
  • 電界効果トランジスタ
    特許権, 葛西 誠也, 日本電気株式会社
    特願平10-091541, 1998年04月03日
    特開平11-289081, 1999年10月19日
    200903057771322597