池辺　将之 (イケベ　マサユキ)

量子集積エレクトロニクス研究センター教授
Last Updated :2024/12/06

■研究者基本情報

学位

  • 博士（工学）, 北海道大学, 2000年

プロフィール情報

  • 料理を作るのが大好きです。
    もちろんお酒を飲むのも好きです。
    犬と庭の芝生をいじるのも好きです。

Researchmap個人ページ

J-Global ID

研究キーワード

  • イメージセンサ
  • 画像処理
  • 生体模擬
  • 局所演算
  • RF CMOS
  • 集積化センサ
  • 発振回路
  • ネットワーク
  • センサネットワーク
  • 量子集積ハードウェア

研究分野

  • 情報通信, 知能情報学
  • ナノテク・材料, 結晶工学
  • ナノテク・材料, 応用物性
  • ものづくり技術（機械・電気電子・化学工学）, 電子デバイス、電子機器
  • ものづくり技術（機械・電気電子・化学工学）, 電気電子材料工学
  • ものづくり技術（機械・電気電子・化学工学）, 通信工学

■経歴

経歴

  • 2018年 - 現在
    北海道大学量子集積エレクトロニクス研究センター 教授
  • 2014年 - 現在
    東京大学 大規模集積システム設計教育センター 協力研究員, 協力研究員
  • 2021年 - 2023年11月
    北海道大学病院 次世代遠隔医療システム開発センター, 副センター長 兼任
  • 2004年 - 2018年
    北海道大学, 大学院・情報科学研究科, 准教授
  • 2000年 - 2006年
    大日本印刷株式会社半導体製品研究所
  • 2002年 - 2003年
    豊橋技術科学大学 知識情報工学専攻, 受託研究員
  • 1997年04月 - 2000年03月
    北海道大学大学院 電子情報工学専攻 博士課程

委員歴

  • 2022年04月 - 現在
    NHK放送技術研究所, 技術アドバイザ, 学協会
  • 現在
    映像情報メディア学会 情報センシング研究会, 委員長, 学協会
  • 現在
    電子情報通信学会, 集積回路研究会アナログTPC委員, 学協会
  • 現在
    映像情報メディア学会, 情報センシング論文委員, 学協会
  • 2012年10月 - 2013年09月
    応用物理学会, SSDM Area5 chair, 学協会
  • 2011年10月 - 2012年09月
    応用物理学会, SSDM Area5 vice chair, 学協会
  • 2009年10月 - 2010年03月
    電子情報通信学会, Journal of NOLTA 論文委員, 学協会
  • 2008年10月 - 2009年09月
    電子情報通信学会, NOLTA2009 TPC secretary, 学協会

■研究活動情報

論文

  • A Psychological Study: Importance of Contrast and Luminance in Color to Grayscale Mapping
    Prasoon Ambalathankandy, Yafei Ou, Sae Kaneko, Masayuki Ikebe
    Color and Imaging Conference, 31, 1, 55, 60, Society for Imaging Science & Technology, 2023年11月13日
    研究論文（学術雑誌）
  • A deep registration method for accurate quantification of joint space narrowing progression in rheumatoid arthritis.
    Haolin Wang, Yafei Ou, Wanxuan Fang, Prasoon Ambalathankandy, Naoto Goto, Gen Ota, Taichi Okino, Jun Fukae, Kenneth Sutherland, Masayuki Ikebe, Tamotsu Kamishima
    Computerized medical imaging and graphics : the official journal of the Computerized Medical Imaging Society, 108, 102273, 102273, 2023年09月, ［国際誌］
    英語, 研究論文（学術雑誌）, Rheumatoid arthritis (RA) is a chronic autoimmune inflammatory disease that leads to progressive articular destruction and severe disability. Joint space narrowing (JSN) has been regarded as an important indicator for RA progression and has received significant attention. Radiology plays a crucial role in the diagnosis and monitoring of RA through the assessment of joint space. A new framework for monitoring joint space by quantifying joint space narrowing (JSN) progression through image registration in radiographic images has emerged as a promising research direction. This framework offers the advantage of high accuracy; however, challenges still exist in reducing mismatches and improving reliability. In this work, we utilize a deep intra-subject rigid registration network to automatically quantify JSN progression in the early stages of RA. In our experiments, the mean-square error of the Euclidean distance between the moving and fixed images was 0.0031, the standard deviation was 0.0661 mm and the mismatching rate was 0.48%. Our method achieves sub-pixel level accuracy, surpassing manual measurements significantly. The proposed method is robust to noise, rotation and scaling of joints. Moreover, it provides misalignment visualization, which can assist radiologists and rheumatologists in assessing the reliability of quantification, exhibiting potential for future clinical applications. As a result, we are optimistic that our proposed method will make a significant contribution to the automatic quantification of JSN progression in RA. Code is available at https://github.com/pokeblow/Deep-Registration-QJSN-Finger.git.
  • A deep registration method for accurate quantification of joint space narrowing progression in rheumatoid arthritis
    Haolin Wang, Yafei Ou, Wanxuan Fang, Prasoon Ambalathankandy, Naoto Goto, Gen Ota, Taichi Okino, Jun Fukae, Kenneth Sutherland, Masayuki Ikebe, Tamotsu Kamishima
    Computerized Medical Imaging and Graphics, 108, 102273, 102273, Elsevier BV, 2023年09月
    研究論文（学術雑誌）
  • Fully automatic software for detecting radiographic joint space narrowing progression in rheumatoid arthritis: phantom study and comparison with visual assessment
    Taichi Okino, Yafei Ou, Masayuki Ikebe, Kenichi Tamura, Kenneth Sutherland, Jun Fukae, Kazuhide Tanimura, Tamotsu Kamishima
    JAPANESE JOURNAL OF RADIOLOGY, 41, 5, 510, 520, SPRINGER, 2023年05月
    英語, 研究論文（学術雑誌）, Purpose We have developed an in-house software equipped with partial image phase-only correlation (PIPOC) which can automatically quantify radiographic joint space narrowing (JSN) progression. The purpose of this study was to evaluate the software in phantom and clinical assessments. Materials and methods In the phantom assessment, the software's performance on radiographic images was compared to the joint space width (JSW) difference using a micrometer as ground truth. A phantom simulating a finger joint was scanned underwater. In the clinical assessment, 15 RA patients were included. The software measured the radiological progression of the finger joints between baseline and the 52nd week. The cases were also evaluated with the Genant-modified Sharp score (GSS), a conventional visual scoring method. We also quantitatively assessed these joints' synovial vascularity (SV) on power Doppler ultrasonography (0, 8, 20 and 52 weeks). Results In the phantom assessment, the PIPOC software could detect changes in JSN with a smallest detectable difference of 0.044 mm at 0.1 mm intervals. In the clinical assessment, the JSW change of the joints with GSS progression detected by the software was significantly greater than those without GSS progression (p = 0.004). The JSW change of joints with positive SV at baseline was significantly higher than those with negative SV (p = 0.024). Conclusion Our in-house software equipped with PIPOC can automatically and quantitatively detect slight radiographic changes of JSW in clinically inactive RA patients.
  • Fully automatic software for detecting radiographic joint space narrowing progression in rheumatoid arthritis: phantom study and comparison with visual assessment.
    Taichi Okino, Yafei Ou, Masayuki Ikebe, Kenichi Tamura, Kenneth Sutherland, Jun Fukae, Kazuhide Tanimura, Tamotsu Kamishima
    Japanese journal of radiology, 41, 5, 510, 520, 2023年05月, ［国内誌］
    英語, 研究論文（学術雑誌）, PURPOSE: We have developed an in-house software equipped with partial image phase-only correlation (PIPOC) which can automatically quantify radiographic joint space narrowing (JSN) progression. The purpose of this study was to evaluate the software in phantom and clinical assessments. MATERIALS AND METHODS: In the phantom assessment, the software's performance on radiographic images was compared to the joint space width (JSW) difference using a micrometer as ground truth. A phantom simulating a finger joint was scanned underwater. In the clinical assessment, 15 RA patients were included. The software measured the radiological progression of the finger joints between baseline and the 52nd week. The cases were also evaluated with the Genant-modified Sharp score (GSS), a conventional visual scoring method. We also quantitatively assessed these joints' synovial vascularity (SV) on power Doppler ultrasonography (0, 8, 20 and 52 weeks). RESULTS: In the phantom assessment, the PIPOC software could detect changes in JSN with a smallest detectable difference of 0.044 mm at 0.1 mm intervals. In the clinical assessment, the JSW change of the joints with GSS progression detected by the software was significantly greater than those without GSS progression (p = 0.004). The JSW change of joints with positive SV at baseline was significantly higher than those with negative SV (p = 0.024). CONCLUSION: Our in-house software equipped with PIPOC can automatically and quantitatively detect slight radiographic changes of JSW in clinically inactive RA patients.
  • A Sub-Pixel Accurate Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis
    Yafei Ou, Prasoon Ambalathankandy, Ryunosuke Furuya, Seiya Kawada, Tianyu Zeng, Yujie An, Tamotsu Kamishima, Kenichi Tamura, Masayuki Ikebe
    IEEE JOURNAL OF BIOMEDICAL AND HEALTH INFORMATICS, 27, 1, 53, 64, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 2023年01月
    英語, 研究論文（学術雑誌）, Rheumatoid arthritis (RA) is a chronic autoimmune disease that primarily affects peripheral synovial joints, like fingers, wrists and feet. Radiology plays a critical role in the diagnosis and monitoring of RA. Limited by the current spatial resolution of radiographic imaging, joint space narrowing (JSN) progression of RA for the same reason above can be less than one pixel per year with universal spatial resolution. Insensitive monitoring of JSN can hinder the radiologist/rheumatologist from making a proper and timely clinical judgment. In this paper, we propose a novel and sensitive method that we call partial image phase-only correlation which aims to automatically quantify JSN progression in the early RA. The majority of the current literature utilizes the mean error, root-mean-square deviation and standard deviation to report the accuracy at pixel level. Our work measures JSN progression between a baseline and its follow-up finger joint images by using the phase spectrum in the frequency domain. Using this study, the mean error can be reduced to 0.0130 mm when applied to phantom radiographs with ground truth, and 0.0519 mm standard deviation for clinical radiography. With the sub-pixel accuracy far beyond usual manual measurements, we are optimistic that the proposed work is a promising scheme for automatically quantifying JSN progression.
  • A Sub-Pixel Accurate Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis
    Ou, Yafei, Ambalathankandy, Prasoon, Furuya, Ryunosuke, Kawada, Seiya, Zeng, Tianyu, An, Yujie, Kamishima, Tamotsu, Tamura, Kenichi, Ikebe, Masayuki
    IEEE Journal of Biomedical and Health Informatics, 27, 1, 53, 64, 2023年01月
    英語, 研究論文（学術雑誌）, Rheumatoid arthritis (RA) is a chronic autoimmune disease that primarily affects peripheral synovial joints, like fingers, wrists and feet. Radiology plays a critical role in the diagnosis and monitoring of RA. Limited by the current spatial resolution of radiographic imaging, joint space narrowing (JSN) progression of RA for the same reason above can be less than one pixel per year with universal spatial resolution. Insensitive monitoring of JSN can hinder the radiologist/rheumatologist from making a proper and timely clinical judgment. In this paper, we propose a novel and sensitive method that we call partial image phase-only correlation which aims to automatically quantify JSN progression in the early RA. The majority of the current literature utilizes the mean error, root-mean-square deviation and standard deviation to report the accuracy at pixel level. Our work measures JSN progression between a baseline and its follow-up finger joint images by using the phase spectrum in the frequency domain. Using this study, the mean error can be reduced to 0.0130 mm when applied to phantom radiographs with ground truth, and 0.0519 mm standard deviation for clinical radiography. With the sub-pixel accuracy far beyond usual manual measurements, we are optimistic that the proposed work is a promising scheme for automatically quantifying JSN progression.
  • A Sub-Pixel Accurate Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis.
    Yafei Ou, Prasoon Ambalathankandy, Ryunosuke Furuya, Seiya Kawada, Tianyu Zeng, Yujie An, Tamotsu Kamishima, Kenichi Tamura, Masayuki Ikebe
    IEEE journal of biomedical and health informatics, 27, 1, 53, 64, 2023年01月, ［国際誌］
    英語, 研究論文（学術雑誌）, Rheumatoid arthritis (RA) is a chronic autoimmune disease that primarily affects peripheral synovial joints, like fingers, wrists and feet. Radiology plays a critical role in the diagnosis and monitoring of RA. Limited by the current spatial resolution of radiographic imaging, joint space narrowing (JSN) progression of RA for the same reason above can be less than one pixel per year with universal spatial resolution. Insensitive monitoring of JSN can hinder the radiologist/rheumatologist from making a proper and timely clinical judgment. In this paper, we propose a novel and sensitive method that we call partial image phase-only correlation which aims to automatically quantify JSN progression in the early RA. The majority of the current literature utilizes the mean error, root-mean-square deviation and standard deviation to report the accuracy at pixel level. Our work measures JSN progression between a baseline and its follow-up finger joint images by using the phase spectrum in the frequency domain. Using this study, the mean error can be reduced to 0.0130 mm when applied to phantom radiographs with ground truth, and 0.0519 mm standard deviation for clinical radiography. With the sub-pixel accuracy far beyond usual manual measurements, we are optimistic that the proposed work is a promising scheme for automatically quantifying JSN progression.
  • Analytical Methods for Evaluating the Characteristics of Noise Suppression Sheets
    Eiichi Sano, Masayuki Ikebe
    IEEE Transactions on Electromagnetic Compatibility, 64, 4, 1052, 1057, Institute of Electrical and Electronics Engineers (IEEE), 2022年08月
    研究論文（学術雑誌）
  • Real-time tone mapping: a survey and cross-implementation hardware benchmark
    欧 亜非, Ambalathankandy Prasoon, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也
    IEEE Transactions on Circuits and Systems for Video Technology, 32, 5, 2666, 2686, Institute of Electrical and Electronics Engineers (IEEE), 2022年05月05日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Joint space narrowing progression quantification with joint angle correction in rheumatoid arthritis
    Yafei Ou, Prasoon Ambalathankandy, Ryunosuke Furuya, Seiya Kawada, Tamotsu Kamishima, Masayuki Ikebe
    2022 14TH BIOMEDICAL ENGINEERING INTERNATIONAL CONFERENCE (BMEICON 2022), IEEE, 2022年
    英語, 研究論文（国際会議プロシーディングス）, Rheumatoid arthritis is a form of autoimmune disease characterized by synovitis that can ultimately cause joint deformities and impaired functioning. The cartilage destruction is one of the most important indicators for diagnosis and treatment of Rheumatoid arthritis, and it is radiographically manifested as joint space narrowing. In this study, we propose a joint location detection method and a sub-pixel accurate method for quantifying joint space narrowing progression with a joint angle correction. The proposed joint location detection method can detect the location of 14 joints from a given hand radiographic image, the error of 89.13% joints is less than 3 pixels (spatial resolution: 0.175 mm/pixel). In our previous works, we measured joint space narrowing progression between a baseline and its follow-up finger joint images by using partial image phase only correlation. We found that the inconsistency of joint angles may lead to characteristic mismatch and thus affect the accuracy of joint space narrowing quantification. In this work, we introduce rotation invariant phase only correlation in joint space narrowing quantification for joint angle correction. In our experiment, the improved quantification method can effectively manage the mismatch due to the inconsistency of joint angles.
  • [Invited Paper] HDR Tone mapping: System Implementations and Benchmarking
    Masayuki Ikebe, Prasoon Ambalathankandy, Yafei Ou
    ITE Transactions on Media Technology and Applications, 10, 2, 27, 51, Institute of Image Information and Television Engineers, 2022年
    研究論文（学術雑誌）
  • Warm-cool color-based high-speed decolorization: an empirical approach for tone mapping applications.
    Prasoon Ambalathankandy, Yafei Ou, Masayuki Ikebe
    Journal of Electronic Imaging, 30, 4, 2021年
    研究論文（学術雑誌）
  • Quantification of Joint Space Width Difference on Radiography Via Phase-Only Correlation (POC) Analysis: a Phantom Study Comparing with Various Tomographical Modalities Using Conventional Margin-Contouring.
    Aimi Taguchi, Shun Shishido, Yafei Ou, Masayuki Ikebe, Tianyu Zeng, Wanxuan Fang, Koichi Murakami, Toshikazu Ueda, Nobutoshi Yasojima, Keitaro Sato, Kenichi Tamura, Kenneth Sutherland, Nozomi Oki, Ko Chiba, Kazuyuki Minowa, Masataka Uetani, Tamotsu Kamishima
    Journal of Digital Imaging, 34, 1, 96, 104, 2021年
    研究論文（学術雑誌）
  • An Adaptive Global and Local Tone Mapping Algorithm Implemented on FPGA.
    Prasoon Ambalathankandy, Masayuki Ikebe, Takayuki Yoshida, Takeshi Shimada, Shinya Takamaeda, Masato Motomura, Tetsuya Asai
    IEEE Transactions on Circuits and Systems for Video Technology, 30, 9, 3015, 3028, 2020年
    研究論文（学術雑誌）
  • FPGA-based annealing processor with time-division multiplexing
    山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也
    IEICE Transactions on Information and Systems, E102-D, 12, 2295, 2305, 2019年12月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Dither NN: hardware/algorithm co-design for accurate quantized neural networks
    安藤 洸太, 植吉 晃大, 大羽 由華, 廣瀨 一俊, 植松 瞭太, 工藤 巧, 池辺 将之, 浅井 哲也, 高前田 伸也, 本村 真人
    IEICE Transactions on Information and Systems, E102, 12, 2341, 2353, 2019年12月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A study on a low power optimization algorithm for an edge-AI Device　　　　　　　　　　　　　　　
    金子 竜也, 折茂 健太郎, 肥田 格, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也
    Nonlinear Theory and Its Applications, E10-N, 4, 373, 389, 2019年10月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Hardware-oriented algorithm and architecture for generative adversarial networks
    金子 竜也, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也
    Journal of Signal Processing, 23, 4, 151, 154, 2019年07月20日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 2.4 GHz wake-up receiver with suppressed substrate noise coupling
    Shota Hiramatsu, Masayuki Ikebe, Eiichi Sano
    Analog Integrated Circuits and Signal Processing, 100, 1, 23, 29, Springer New York LLC, 2019年07月15日
    英語, 研究論文（学術雑誌）, The switching noise generated in digital circuits propagates through conductive silicon substrate to analog circuits in a mixed-signal CMOS LSI. Substrate noise coupling may degrade the performance of the analog circuits, and may result in a fault operation of the mixed-signal LSI in the worst-case. In this paper, the substrate noise coupling between the clock recovery circuit and the input port of the envelop detector in a low-power wake-up receiver (WuRx) was investigated experimentally. The propagation path of the substrate noise coupling was clarified by comparing the experimental results with the circuit simulations on the basis of an equivalent circuit model. The design of the WuRx was modified on the basis of the findings to suppress the substrate noise coupling. The fabricated WuRx successfully operated a 100-kbps PWM signal with a carrier frequency of 2.4 GHz, and the effectiveness of the noise coupling suppression recipe was confirmed.
  • Wideband terahertz imaging pixel with a small on-chip antenna in 180 nm CMOS　　　　　　　　　　　　　　　
    Y. Kanazawa, S. Yokoyama, S. Hiramatsu, E. Sano, T. Ikegami, Y. Takida, P. Ambalathanakandy, H. Minamide, M. Ikebe
    JJAP, 58, 2019年04月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 5.8 A 32×32-Pixel 0.9THz Imager with Pixel-Parallel 12b VCO-Based ADC in 0.18μm CMOS
    Sayuri Yokoyama, Masayuki Ikebe, Yuri Kanazawa, Takahiro Ikegami, Prasoon Ambalathankandy, Shota Hiramatsu, Eiichi Sano, Yuma Takida, Hiroaki Minamide
    Digest of Technical Papers - IEEE International Solid-State Circuits Conference, 2019-, 108, 110, Institute of Electrical and Electronics Engineers Inc., 2019年03月06日
    英語, 研究論文（国際会議プロシーディングス）, There are many compelling characteristics of signals in the terahertz band (100GHz to 10THz) located between the millimeter wave band and the infrared band. In particular, terahertz waves have higher spatial resolution than mm-waves. Moreover, they can transmit through various substances such as plastics, fibers and paper, and can detect hazardous substances. Because of these features, interest in terahertz applications such as security screening is rising. However, there is a paucity of low-cost terahertz detectors. The Si-CMOS process technology is low-cost and highly integratable with readout electronics and on-chip signal processors. A key consideration for many of the terahertz-detector technologies is the need for additional process steps to make them compatible with CMOS technologies [1]. Recent antenna-type pixel detectors have shown success in high-speed operation and do not require extra process steps [2]
    however, power consumption of each pixel and the sequential read-out architecture offsets the speed advantage.
  • 180nm CMOSプロセスを用いた32×32画素並列VCO型ADC構成テラヘルツイメージセンサ
    金澤悠里, 横山紗由里, 池上高広, AMBALATHANKANDY Prasoon, 平松正太, 佐野栄一, 瀧田佑馬, 南出泰亜, 池辺将之
    映像情報メディア学会技術報告, 43, 11(IST2019 12-22), 108, 110, IEEE, 2019年
  • Automatic Radiographic Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis Using POC.
    Yafei Ou, Prasoon Ambalathankandy, Takeshi Shimada, Tamotsu Kamishima, Masayuki Ikebe
    16th IEEE International Symposium on Biomedical Imaging(ISBI), 1183, 1187, IEEE, 2019年
    研究論文（国際会議プロシーディングス）
  • Radiography Contrast Enhancement: Smoothed LHE Filter a Practical Solution for Digital X-Rays with Mach Band.
    Prasoon Ambalathankandy, Yafei Ou, Jyotsna Kochiyil, Shinya Takamaeda, Masato Motomura, Tetsuya Asai, Masayuki Ikebe
    2019 Digital Image Computing: Techniques and Applications(DICTA), 1, 8, IEEE, 2019年
    研究論文（国際会議プロシーディングス）
  • 3D Integrated Pixel Sensor with Silicon-on-Insulator Technology for the International Linear Collider Experiment.
    Miho Yamada, Shun Ono, Yasuo Arai, Ikuo Kurachi, Toru Tsuboyama, Masayuki Ikebe, Makoto Motoyoshi
    2019 International 3D Systems Integration Conference (3DIC)(3DIC), 1, 4, IEEE, 2019年
    研究論文（国際会議プロシーディングス）
  • Real-time HDTV to 4K and 8K-UHD conversions using anti-aliasing based super resolution algorithm on FPGA
    Ambalathankandy Prasoon, 高前田 伸也, 本村 真人, 浅井 哲也, 池辺 将之, 草野 穂高
    Microprocessors and Microsystems, 60, 21, 31, 2018年12月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Quantization error-based regularization for hardware-aware neural network training　　　　　　　　　　　　　　　
    廣? 一俊, 植松 瞭太, 安藤 洸太, 植吉 晃大, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也
    Nonlinear Theory and Its Applications, E9-N, 4, 453, 465, 2018年10月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • CMOS terahertz imaging pixel with a VCO-based ADC　　　　　　　　　　　　　　　
    S. Yokoyama, M. Ikebe, Y. Kanazawa, T. Ikegami, P. Ambalathankandy, S. Hiramatsu, E. Sano, Y. Takida, H. Minamide
    2018 Int'l Conf. Solid State Devices and Materials, 2018年09月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • CMOS terahertz imaging pixel with a wideband on-chip antenna　　　　　　　　　　　　　　　
    Y. Kanazawa, S. Hiramatsu, E. Sano, S. Yokoyama, P. Ambalathankandy, M. Ikebe
    2018 43rd International Conference on Infrared, Millimeter and Terahertz Waves (IRMMW-THz), 2018年09月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • BRein memory: a single-chip binary/ternary reconfigurable in-memory deep neural network accelerator achieving 1.4TOPS at 0.6W
    安藤 洸太, 植吉 晃大, 折茂 健太郎, 米川 晴義, 佐藤 真平, 中原 啓貴, 高前田 伸也, 池辺 将之, 浅井 哲也, 黒田 忠広, 本村 真人
    IEEE Journal of Solid-State Circuits, 53, 4, 983, 994, 2018年04月01日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 2.4 GHzウェイクアップ受信機の試作と評価
    平松正太, 池辺 将之, 佐野 栄一
    電子情報通信学会論文誌, J101-C, 3, 147, 155, 2018年03月, ［査読有り］, ［招待有り］
    日本語
  • Proto-computing architecture over a digital medium aiming at real-time video processing
    谷端 蒼, Schmid Alexandre, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也
    Complexity, 2018, 3618621-1, 11, 2018年02月15日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Analysis of Smoothed LHE Methods for Processing Images with Optical Illusions.
    Prasoon Ambalathankandy, Takeshi Shimada, Shinya Takamaeda, Masato Motomura, Tetsuya Asai, Masayuki Ikebe
    IEEE Visual Communications and Image Processing(VCIP), 1, 4, IEEE, 2018年
    研究論文（国際会議プロシーディングス）
  • Area and Energy Optimization for Bit-Serial Log-Quantized DNN Accelerator with Shared Accumulators.
    Takumi Kudo, Kodai Ueyoshi, Kota Ando, Kazutoshi Hirose, Ryota Uematsu, Yuka Oba, Masayuki Ikebe, Tetsuya Asai, Masato Motomura, Shinya Takamaeda-Yamazaki
    12th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(MCSoC), 237, 243, IEEE Computer Society, 2018年
    研究論文（国際会議プロシーディングス）
  • Sparse Disparity Estimation Using Global Phase Only Correlation for Stereo Matching Acceleration.
    Takeshi Shimada, Masayuki Ikebe, Prasoon Ambalathankandy, Shinya Takamaeda-Yamazaki, Masato Motomura, Tetsuya Asai
    2018 IEEE International Conference on Acoustics, Speech and Signal Processing(ICASSP), 1842, 1846, IEEE, 2018年
    研究論文（国際会議プロシーディングス）
  • Dither NN: An Accurate Neural Network with Dithering for Low Bit-Precision Hardware.
    Kota Ando, Kodai Ueyoshi, Yuka Oba, Kazutoshi Hirose, Ryota Uematsu, Takumi Kudo, Masayuki Ikebe, Tetsuya Asai, Shinya Takamaeda-Yamazaki, Masato Motomura
    International Conference on Field-Programmable Technology(FPT), 6, 13, IEEE, 2018年
    研究論文（国際会議プロシーディングス）
  • Equivalent circuit analysis of artificial dielectric layers　　　　　　　　　　　　　　　
    佐野栄一, 池辺将之
    Progress In Electromagnetics Research M, 60, 85, 92, 2017年09月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 6-DoF camera position and posture estimation based on local patches of image sequence
    辻 拓人, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也
    Journal of Signal Processing, 21, 4, 191, 194, 信号処理学会, 2017年07月20日, ［査読有り］
    英語, 研究論文（学術雑誌）, We propose real-time camera position and posture estimation with six degrees of freedom (6-DoF) based on local patches of an image sequence. Our method alternately performs camera motion calculation and depth map reconstruction. Using the reconstructed depth map on only edge regions of images, our estimation method was 30% faster than that based on all pixels and achieved robust motion tracking compared with the feature-points-based method.
  • A multithreaded CGRA for convolutional neural network processing
    安藤 洸太, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人
    Circuits and Systems, 8, 6, 149, 170, 2017年06月29日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A high performance and energy efficient microprocessor with a novel restricted dynamically reconfigurable accelerator
    肥田 格, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也
    Circuits and Systems, 8, 5, 134, 147, 2017年05月19日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • An energy-efficient dynamic branch predictor with a two-clock-cycle naive Bayes classifier for pipelined RISC microprocessors
    肥田 格, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也
    Nonlinear Theory and Its Applications, E8-N, 3, 235, 245, 2017年05月19日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Design and Fabrication of Terahertz Detectors Based on 180-nm CMOS Process Technology
    Kosuke Wakita, Eiichi Sano, Masayuki Ikebe, Stevanus Arnold, Taiichi Otsuji, Yuma Takida, Hiroaki Minamide
    FUNDAMENTAL AND APPLIED PROBLEMS OF TERAHERTZ DEVICES AND TECHNOLOGIES, 58, 3&4, 33, 41, WORLD SCIENTIFIC PUBL CO PTE LTD, 2017年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, A CMOS cascode amplifier, biased near the threshold voltage of a MOSFET, for terahertz direct detection is proposed. A CMOS terahertz imaging circuit ( size: 250 x 180 mu m) is designed and fabricated on the basis of low-cost 180-nm CMOS process technology. The imaging circuit consists of a microstrip patch antenna, an impedance-matching circuit, and a direct detector. It achieves a responsivity of 51.9 kV/W at 0.915 THz and a noise equivalent power (NEP) of 358 pW/Hz(1/2) at a modulation frequency of 31 Hz. NEP is estimated to be reduced to 42 pW/Hz(1/2) at 100 kHz. These results suggest that cost-efficient terahertz imaging is possible in the near future.
  • Quantization Error-Based Regularization in Neural Networks.
    Kazutoshi Hirose, Kota Ando, Kodai Ueyoshi, Masayuki Ikebe, Tetsuya Asai, Masato Motomura, Shinya Takamaeda-Yamazaki
    Artificial Intelligence XXXIV - 37th SGAI International Conference on Artificial Intelligence, 137, 142, Springer, 2017年
    研究論文（国際会議プロシーディングス）
  • In-memory area-efficient signal streaming processor design for binary neural networks.
    Haruyoshi Yonekawa, Shimpei Sato, Hiroki Nakahara, Kota Ando, Kodai Ueyoshi, Kazutoshi Hirose, Kentaro Orimo, Shinya Takamaeda-Yamazaki, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    IEEE 60th International Midwest Symposium on Circuits and Systems(MWSCAS), 116, 119, IEEE, 2017年
    研究論文（国際会議プロシーディングス）
  • Low latency divider using ensemble of moving average curves.
    Yuhan Fu, Masayuki Ikebe, Takeshi Shimada, Tetsuya Asai, Masato Motomura
    18th International Symposium on Quality Electronic Design(ISQED), 397, 402, IEEE, 2017年
    研究論文（国際会議プロシーディングス）
  • Exploring optimized accelerator design for binarized convolutional neural networks.
    Kodai Ueyoshi, Kota Ando, Kentaro Orimo, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    2017 International Joint Conference on Neural Networks(IJCNN), 2510, 2516, IEEE, 2017年
    研究論文（国際会議プロシーディングス）
  • Logarithmic Compression for Memory Footprint Reduction in Neural Network Training.
    Kazutoshi Hirose, Ryota Uematsu, Kota Ando, Kentaro Orimo, Kodai Ueyoshi, Masayuki Ikebe, Tetsuya Asai, Shinya Takamaeda-Yamazaki, Masato Motomura
    Fifth International Symposium on Computing and Networking(CANDAR), 291, 297, IEEE Computer Society, 2017年
    研究論文（国際会議プロシーディングス）
  • A Time-Division Multiplexing Ising Machine on FPGAs.
    Kasho Yamamoto, Weiqiang Huang, Shinya Takamaeda-Yamazaki, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    Proceedings of the 8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies(HEART), 3, 6, ACM, 2017年
    研究論文（国際会議プロシーディングス）
  • FPGA implementation of edge-guided pattern generation for motion-vector estimation of textureless objects.
    Aoi Tanibata, Alexandre Schmid, Shinya Takamaeda-Yamazaki, Masayuki Ikebe, Masato Motomura, Tetsuya Asai
    27th International Conference on Field Programmable Logic and Applications(FPL), 1, 1, IEEE, 2017年
    研究論文（国際会議プロシーディングス）
  • Accelerating deep learning by binarized hardware.
    Shinya Takamaeda-Yamazaki, Kodai Ueyoshi, Kota Ando, Ryota Uematsu, Kazutoshi Hirose, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    2017 Asia-Pacific Signal and Information Processing Association Annual Summit and Conference(APSIPA), 1045, 1051, IEEE, 2017年
    研究論文（国際会議プロシーディングス）
  • Electrical characterization and microwave application of polyacrylonitrile/carbon nanotube-based carbon fibers
    Eiichi Sano, Takehito Watanuki, Masayuki Ikebe, Bunshi Fugetsu
    Japanese Journal of Applied Physics, 56, 9, Japan Society of Applied Physics, 2017年, ［査読有り］
    英語, 研究論文（学術雑誌）, The addition of carbon nanotubes (CNTs) in polyacrylonitrile (PAN) precursor is an effective way to increase the electrical conductivity of derived carbon fibers. The electrical conductivity of 4.9 ' 104 S/m for a PAN-based carbon fiber at room temperature increases to 9.4 ' 104 S/m by adding 0.5 wt % CNTs. The measured conductivity for both PAN/CNT- and PAN-based carbon fibers monotonically increases as the temperature increases from 10 and 300 K. An attempt to explain the measured temperature dependences of electrical conductivities by various carrier transport models showed that a simple two-carrier model can give reasonable electron and hole mobility. A monopole antenna fabricated with PAN/CNT-based carbon fibers shows a gain of 2.3 dBi at 2.4 GHz, which is only 0.2 dB smaller than that of a reference (Cu-wire) monopole antenna. This result suggests the possibility of using PAN/CNT-based carbon fibers as antenna elements.
  • High impedance properties of two-dimensional composite right/left-handed transmission lines
    Eiichi Sano, Masayuki Ikebe
    Progress In Electromagnetics Research C, 76, 55, 62, Electromagnetics Academy, 2017年, ［査読有り］
    英語, 研究論文（学術雑誌）, The electromagnetic characteristics of two-dimensional composite right/left-handed transmission lines (2D CRLH TLs) were investigated for the normal incidence of plane waves. The measured characteristic impedance and reflection phases exhibited resonant high impedance properties (equivalent to zero reflection phase) at a frequency within the left-handed mode for one-dimensional CRLH TL. An equivalent circuit was proposed to explain the measured characteristics. The relationship between the resonant frequency and the circuit parameters for 2D CRLH TLs was clarified by deriving an approximate equation for the resonant frequency.
  • An Image Sensor/Processor 3D Stacked Module featuring ThruChip Interfaces
    Masayuki Ikebe, Tetsuya Asai, Masafumi Mori, Toshiyuki Itou, Daisuke Uchida, Yasuhiro Take, Tadahiro Kuroda, Masato Motomura
    2017 22ND ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 7, 8, IEEE, 2017年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, 1,000 fps motion vector (MV) estimation and classification engine for highspeed computational imaging in a 3D stacked imager/processor module is proposed, prototyped, assembled, and also tested. The module features 1) ThruChip interfaces for high fps image transfer, 2) orders of magnitude more area/power efficient MV estimation architecture compared to conventional ones, and 3) a cognitive classification scheme employed on MV patterns, enabling the classification of moving objects not possible in conventional proposals.
  • 180 nm CMOSプロセスを用いたテラヘルツイ検出器の設計と評価
    脇田幸典, 池辺将之, Arnold Stevanus, 尾辻泰一, 瀧田佑馬, 南出泰亜, 佐野栄一
    信学技報, ED2016-83, 375(ED2016 80-95), 17, 22, 2016年12月
    日本語
  • FPGA-based stream processing for frequent itemset mining with incremental multiple hashes
    山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人
    Circuits and Systems, 7, 10, 3299, 3309, 2016年08月25日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 3D stacked imager featuring inductive coupling channels for high speed/low-noise image transfer
    池辺 将之, 内田 大輔, 竹 康宏, 染谷 槙人, 築田 聡史, 松山 健人, 浅井 哲也, 黒田 忠広, 本村 真人
    ITE Transactions on Media Technology and Applications, 4, 2, 142, 148, 一般社団法人 映像情報メディア学会, 2016年04月01日, ［査読有り］
    英語, 研究論文（学術雑誌）, This paper proposes 3D stacked module consisting of image sensor and digital logic dies connected through inductive coupling channels. Evaluation of a prototype module revealed radiation noise from the inductive coils to the image sensor is less than 0.4-LSB range along with ADC code, i.e., negligible. Aiming at high frame rate image sensor/processing module exploiting this attractive off-die interface, we also worked on resolving another throughput-limiter, namely power consuming Time to Digital Converter (TDC) used in column parallel ADCs. Novel intermittent TDC operation scheme presented in this paper can reduce its power dissipation 57% from conventional ones.
  • Bit-depth expansion for noisy contour reduction in natural images.
    Akira Mizuno, Masayuki Ikebe
    2016 IEEE International Conference on Acoustics, Speech and Signal Processing(ICASSP), 1671, 1675, IEEE, 2016年
    研究論文（国際会議プロシーディングス）
  • A 2-clock-cycle Naïve Bayes classifier for dynamic branch prediction in pipelined RISC microprocessors.
    Itaru Hida, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    2016 IEEE Asia Pacific Conference on Circuits and Systems(APCCAS), 297, 300, IEEE, 2016年
    研究論文（国際会議プロシーディングス）
  • Motion-Vector Estimation and Cognitive Classification on an Image Sensor/Processor 3D Stacked System featuring ThruChip Interfaces
    Tetsuya Asai, Masafumi Mori, Toshiyuki Itou, Yasuhiro Take, Masayuki Ikebe, Tadahiro Kuroda, Masato Motomura
    ESSCIRC CONFERENCE 2016, 105, 108, IEEE, 2016年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, 1,000 fps motion vector estimation and classification engine for highspeed computational imaging in a 3D stacked imager/processor module is proposed, prototyped, assembled, and also tested. The module features 1) ThruChip interfaces for high fps image transfer, 2) orders of magnitude more area/power efficient motion vector estimation architecture compared to conventional ones, and 3) a cognitive classification scheme employed on motion vector patterns, enabling the classification of moving objects not possible in conventional proposals.
  • An FPGA-Optimized Architecture of Anti-Aliasing based Super Resolution for Real-Time HDTV to 4K-and 8K-UHD Conversions
    Hotaka Kusano, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    2016 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS (RECONFIG16), 1, 6, IEEE, 2016年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, The demand for light-weight and high-speed super resolution (SR) techniques is growing because super high-resolution displays, such as 4K/8K ultra high definition televisions (UHDTVs), have become common. We here propose an SR method using over up-sampling and anti-aliasing where no iteration process is required-unlike with conventional SR methods. Our method is able to attenuate jaggies in the edge of an enlarged image and does not need to preserve the entire enlarged image. Therefore, this method is suitable for hardware implementation, and the architecture requires five line buffers only (in the memory section). We implemented the proposed method on a field programmable gate array (FPGA) and demonstrated HDTV-to-4K and-8K SR processing in real time (60 frames per second).
  • Design and fabrication of a terahertz imaging array in 180-nm CMOS process technology
    Kosuke Wakita, Eiichi Sano, Masayuki Ikebe, Stevanus Arnold, Taiichi Otsuji, Yuma Takida, Hiroaki Minamide
    2016 21ST INTERNATIONAL CONFERENCE ON MICROWAVE, RADAR AND WIRELESS COMMUNICATIONS (MIKON), IEEE, 2016年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, Using terahertz waves for imaging is gaining increased interest. A CMOS cascode amplifier biased near the threshold voltage of a MOSFET for terahertz direct detection is proposed. A test chip composed of 4x4 pixel CMOS terahertz imaging array is designed and fabricated on the basis of a low-cost 180-nm CMOS process technology. Each pixel consists of a microstrip patch antenna, an impedance-matching circuit, and the direct detector. The imaging pixels achieve a responsivity of 51.9 kV/W at 0.915 THz and noise equivalent power (NEP) of 358 pW/Hz(1/2) at modulation frequency of 31 Hz. NEP is estimated to be reduced to 33.5 pW/Hz(1/2) at 10 kHz. The imaging pixel occupies 250x180 mu m. These results suggest that cost-efficient terahertz imaging is possible in the near future.
  • FPGA Architecture for Feed-Forward Sequential Memory Network targeting Long-Term Time-Series Forecasting
    Kentaro Orimo, Kota Ando, Kodai Ueyoshi, Masayuki Ikebe, Tetsuya Asai, Masato Motomura
    2016 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS (RECONFIG16), 1, 6, IEEE, 2016年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, Deep learning is being widely used in various applications, and diverse neural networks have been proposed. A form of neural network, such as the novel feed-forward sequential memory network (FSMN), aims to forecast prospective data by extracting the time-series feature. FSMN is a standard feed-forward neural network equipped with time-domain filters, and it can forecast with out recurrent feedback. In this paper, we propose a field-programmable gate-array (FPGA) architecture for this model, and exhibit that the resource does not increase exponentially as the network scale increases.
  • Low-power single-slope analog-to-digital converter with intermittently working time-to-digital converter
    D. Uchida, M. Ikebe, J. Motohisa, E. Sano
    J. Signal Processing, 19, 6, 219, 226, 2015年11月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Low-power, small-size transmitter module with metamaterial antenna
    Kazuki Hiraishi, Toshiki Wada, Keishi Kubo, Yutaro Otsu, Masayuki Ikebe, Eiichi Sano
    ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, 83, 1, 1, 9, SPRINGER, 2015年04月, ［査読有り］
    英語, 研究論文（学術雑誌）, Development of a low-power, small-size transmitter is needed for wireless sensor networks. An effective way to reduce power consumption is to reduce the operating time in a voltage-controlled oscillator. In this study, a 2.4 GHz on-off keying transmitter circuit is designed and implemented with an electrically small antenna using a left-handed transmission line. The transmitter circuit was fabricated with a standard 0.18 mu m CMOS technology, while the antenna was fabricated with a 3.0 x 4.5 cm printed circuit board, chip capacitors, and chip inductors. Measured output power was -6.8 dBm with a power consumption of 3.59 mW when the baseband signal was always "high". The power consumption was reduced to 1.96 mW for the baseband signal with a mark ratio of 0.5.
  • [Paper] Smooth Gradation Reconstruction from False Contours in Quantized Natural Image
    Mizuno Akira, Ikebe Masayuki
    ITE Transactions on Media Technology and Applications, 3, 4, 251, 257, 一般社団法人 映像情報メディア学会, 2015年
    英語, We propose a bit-depth expansion (BDE) method targeting natural images. In the analog part of an imaging system, signal intensity fluctuations occur due to noise (e.g. thermal noise in the image sensor). After that, in the digital part, the intensities are rounded off to limited levels. The latter process, which is quantization, increases the intensity of fluctuation errors caused by stochastic resonance. These errors are viewed as false contour artifacts in the gradation region. Our goal was to obtain the original signal from the quantized noisy signal. We formulated a probabilistic model based on this quantization process, and successfully reconstructed smooth gradations from noisy contours. Subjective evaluation by voting clarified that the output image has higher quality.
  • Halo control for LHE based local adaptive tone mapping.
    Yuta Kimura, Masayuki Ikebe
    2015 IEEE International Conference on Image Processing(ICIP), 3911, 3915, IEEE, 2015年
    研究論文（国際会議プロシーディングス）
  • 磁界結合を用いた高速・低ノイズ3次元集積イメージセンサ(イメージセンサおよび一般,2015 IISWとVLSIシンポジウムからの発表報告)
    池辺 将之, 内田 大輔, 竹 康宏, 染谷 槙人, 築田 聡史, 松山 健人, 浅井 哲也, 黒田 忠広, 本村 真人
    映像情報メディア学会技術報告, 39, 35(IST2015 43-56), 17, 20, 一般社団法人 映像情報メディア学会, 2015年
    日本語, 本報告では、イメージセンサおよびロジック回路を磁界結合により積層化した3次元センサを提案する。同時集積されたノイズ評価用インダクタによる輻射ノイズを測定したところ、AD変換器によるLSB換算で0.4LSB範囲に収まることを確認した。また、3次元積層センサの応用である、高速撮像+画像処理に向けて、シングルスロープ型AD変換器の高速化と低電力化を検討した。シングルスロープ型AD変換器と複数位相型TDCのハイブリッド構成に対して、TDCの動作を間欠化することで、従来の構成と比較して57%の削減を実証した。
  • Image Sensor/Digital Logic 3D Stacked Module featuring Inductive Coupling Channels for High Speed/Low-Noise Image Transfer
    Masayuki Ikebe, Daisuke Uchida, Yasuhiro Take, Makito Someya, Satoshi Chikuda, Kento Matsuyama, Tetsuya Asai, Tadahiro Kuroda, Masato Motomura
    2015 SYMPOSIUM ON VLSI CIRCUITS (VLSI CIRCUITS), 82, IEEE, 2015年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, This paper proposes 3D stacked module consisting of image sensor and digital logic dies connected through inductive coupling channels. Evaluation of a prototype module revealed radiation noise from the inductive coils to the image sensor is less than 0.4-LSB range along with ADC code, i.e., negligible. Aiming at high frame rate image sensor/processing module exploiting this attractive off-die interface, we also worked on resolving another throughput-limiter, namely power consuming TDC used in column parallel ADCs. Novel intermittent TDC operation scheme presented in this paper can reduce its power dissipation 57% from conventional ones.
  • FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to motion classification with neural networks
    森 政文, 伊藤 健之, 池辺 将之, 浅井 哲也, 黒田 忠広, 本村 真人
    Journal of Signal Processing, 18, 4, 165, 168, 2014年07月30日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • 自動しきい値補償型Dickson Charge Pumpによる整流特性の効率化　　　　　　　　　　　　　　　
    謝侃, 池辺将之, 本久順一, 佐野栄一
    映情学技報, 38, 26, 61, 64, 2014年07月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • 2.4 GHz帯プリバイアス型整流回路の試作と評価　　　　　　　　　　　　　　　
    吉川知秀, 平石一貴, 和田敏輝, 池辺将之, 佐野栄一
    映情学技報, 38, 26, 55, 59, 2014年07月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • 間欠動作TDCを用いたシングルスロープADC構成の検討”　　　　　　　　　　　　　　　
    染谷槙人, 内田大輔, 池辺将之, 本久順一, 佐野栄一
    映情学技報, 38, 26, 51, 54, 2014年07月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • Design and fabrication of 2.4 GHz pre-biased rectifier
    Yutaro Otsu, Keishi Kubo, Masayuki Ikebe, Eiichi Sano
    ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, 79, 2, 301, 307, SPRINGER, 2014年05月, ［査読有り］
    英語, 研究論文（学術雑誌）, A 2.4 GHz rectifier operating in a region of low RF input power was developed. The rectifier has a cross-coupled bridge configuration and is driven by a differential RF input signal. Since a rectifier needs an RF signal higher than the threshold voltage of transistors, we introduced a pre-biasing circuit to compensate for the threshold voltage. A low-voltage digital circuit, subthreshold voltage regulator, and low-power level shifter were introduced for reducing the power consumption of the pre-biasing circuit and increasing the driving voltage for the switches at the same time. The circuit simulations revealed that the pre-biasing circuit was effective in a low RF input power region. However, the output voltage was degraded in a high power region. Then, we combined the pre-biased rectifier in parallel with a non-biased rectifier. Three types of rectifiers consisting of LC matching circuits, three-stage rectifier cells, and biasing circuits were designed and fabricated using a 0.18-mu m mixed signal/RF CMOS process with one poly and six metal layers. The fabricated pre-biased rectifier operated in a region of RF input power of less than -15 dBm, while the non-biased rectifier could not operate in this region. The parallel combination of pre-biased and non-biased rectifiers effectively solved the drawback of the pre-biased rectifier in a high RF input power region.
  • CMOS common-mode rejection filter with floating active transformer operation
    Daisuke Uchida, Masayuki Ikebe, Junichi Motohisa, Eiichi Sano, Akira Kondou
    JAPANESE JOURNAL OF APPLIED PHYSICS, 53, 4, 04EE20-1, 04EE20-6, IOP PUBLISHING LTD, 2014年04月, ［査読有り］
    英語, 研究論文（学術雑誌）, We propose an inductorless common-mode rejection filter with a gyrator-C network for common-mode-noise reduction. By adopting a gyrator-C network and ladder structure, high-order and small filter circuits with active transformer operation were fabricated. The filter was designed and fabricated in a Taiwan Semiconductor Manufacturing Company (TSMC) 0.18 mu m CMOS process. This filter exhibited a CMRR of 80 dB, output noise voltage of 103 nV/Hz(1/2), third-order input intercept point of 8.8 dBm at 1 MHz operation, and cutoff frequency of under 6 MHz. The total power consumption was 14.8 mW with a 2.5 V supply, and the chip area was 0.7 x 0.4 mm(2). (C) 2014 The Japan Society of Applied Physics
  • A 12-bit, 5.5-mu W Single-Slope ADC using Intermittent Working TDC with Multi-Phase Clock Signals
    Daisuke Uchida, Masayuki Ikebe, Junichi Motohisa, Eiichi Sano
    2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), 770, 773, IEEE, 2014年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, We propose a single-slope ADC with an intermittent operational time-to-digital converter (TDC). Applying an n-bit TDC that uses a multi-phase-clock signal reduced the conversion time by a factor of 2(n), achieved timing consistency, and realized robust meta-stability. However, since a TDC needs to operate continuously, it required a large dissipation power. In this study, we focus on generating the PWM signal of a single-slope ADC and apply a scheme for limiting the TDC operation period in order to reduce TDC power dissipation. We designed and fabricated a 12-bit ADC, which consists of a 6-bit TDC and 6-bit-single-slope ADC, by using a 0.18-mu m CMOS process. The ADC, at 100 kS/s, consumes 5.5 mu W from a 1-V supply. Its INL and DNL were -1.9/ +1.9 LSB and -0.8/+0.5 LSB, respectively.
  • CMOS common-mode filter with gyrator-C network　　　　　　　　　　　　　　　
    D. Uchida, M. Ikebe, J. Motohisa, E. Sano, A. Kondou
    Int'l Conf. Solid State Devices and Materials, 886, 887, 2013年09月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • FPGA implementation of single-image super resolution based on frame-bufferless box filtering
    真田 祐樹, 大平 貴徳, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人
    Journal of Signal Processing, 17, 4, 111, 114, 2013年07月30日, ［査読有り］
    英語, 研究論文（学術雑誌）
  • メタマテリアルアンテナを用いた低電力小型送信モジュール　　　　　　　　　　　　　　　
    平石一貴, 和田敏輝, 久保圭史, 大津雄太郎, 池辺将之, 佐野栄一
    映情学技報, 37, 29, 63, 68, 2013年07月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • Low-power wake-up receiver with subthreshold CMOS circuits for wireless sensor networks
    Kazuhiro Takahagi, Hiromichi Matsushita, Tomoki Iida, Masayuki Ikebe, Yoshihito Amemiya, Eiichi Sano
    ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, 75, 2, 199, 205, SPRINGER, 2013年05月, ［査読有り］
    英語, 研究論文（学術雑誌）, We developed a wake-up receiver comprised of subthreshold CMOS circuits. The proposed receiver includes an envelope detector, a high-gain baseband amplifier, a clock and data recovery (CDR) circuit, and a wake-up signal recognition circuit. The drain nonlinearity in the subthreshold region effectively detects the baseband signal with a microwave carrier. The offset cancellation method with a biasing circuit operated by the subthreshold produces a high gain of more than 100 dB for the baseband amplifier. A pulse-width modulation (PWM) CDR drastically reduces the power consumption of the receiver. A 2.4-GHz detector, a high-gain amplifier and a PWM clock recovery circuit were designed and fabricated with 0.18-mu m CMOS process with one poly and six metal layers. The fabricated detector and high-gain amplifier achieved a sensitivity of -47.2 dBm while consuming only 6.8 mu W from a 1.5 V supply. The fabricated clock recovery circuit operated successfully up to 500 kbps.
  • ポアソン方程式を用いた画像の滑らかな階調復元
    水野 暁, 五十嵐 正樹, 池辺 将之
    映像情報メディア学会誌, 67, 8, J326, J333, The Institute of Image Information and Television Engineers, 2013年
    日本語, A novel approach for bit-depth expansion is proposed. When displaying a low bit-depth image on a monitor, false contour artifacts tend to appear in the gradation region. Such false contours seriously degrade the image quality. Reconstructing smooth gradations from false contours is crucial yet it remains difficult problem for 2D images. The proposed method enables the 2D interpolation problem to be separated into a 1D problem by using the Poisson equation. An output image with mathematically smooth gradations can be obtained.
  • Accuracy improvement of histogram-based image filtering.
    Masaki Igarashi, Akira Mizuno, Masayuki Ikebe
    IEEE International Conference on Image Processing(ICIP), 1217, 1221, IEEE, 2013年
    研究論文（国際会議プロシーディングス）
  • 60-GHz, 9-μW wake-up receiver for short-range wireless communications
    Toshiki Wada, Masayuki Ikebe, Eiichi Sano
    European Solid-State Circuits Conference, 383, 386, IEEE, 2013年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, We present an ultra-low power 60-GHz band wake-up receiver (WuRx) designed and fabricated with a 0.18-μm RF CMOS low-cost technology. The WuRx consists of an envelope detector, high-gain baseband amplifier, and clock and data recovery (CDR) circuit. Subthreshold-operated offset-voltage cancellers are used in the detector and baseband amplifier. The envelope detector can operate for an on-off keying (OOK) signal with a low bit-rate baseband and 60-GHz carrier, which is higher than the cutoff frequency (fT) of 0.18-μm MOSFETs. This is because the fT defines the maximum operating bit-rate of the baseband signal. The CDR circuit is composed of a clock recovery circuit using an injection-locked oscillator, short pulse generator, and D-type flip/flop. The fabricated WuRx successfully operates with power consumption of only 9 μW from a 1.5-V supply and a high sensitivity of -68 dBm for a 350-kbit/s OOK signal with a 60-GHz carrier. The CMOS die area is 1.09 mm2. This is the first successful fabrication of a 60-GHz WuRx. © 2013 IEEE.
  • Hardware-Oriented Stereo Vision Algorithm based on 1-D Guided Filtering and its FPGA Implementation.
    Katsuki Ohata, Yuki Sanada, Tetsuro Ogaki, Kento Matsuyama, Takanori Ohira, Satoshi Chikuda, Masaki Igarashi, Masayuki Ikebe, Tetsuya Asai, Masato Motomura, Tadahiro Kuroda
    2013 IEEE 20TH INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS (ICECS), 169, 172, IEEE, 2013年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, This paper presents a novel hardware-oriented stereo vision system based on 1-D cost aggregation. Many researchers have implemented hardware efficient stereo matching to realize real-time systems. However, such methods require a large amount of memory. We proposed a system that is based on a hardware-software hybrid architecture for memory reduction. It consisted of grayscale 1-D cost aggregation HW and 2-D disparity refinement SW. The 1-D processing reduced the size of RAM in our HW to 266 kb with an input image size of 1024 x 768. We achieved the average error rate for the Middlebury datasets as 6.24%. The processing time was 56.6 ms for the 1024 x 768 images and an average of 8.6 ms for the Middlebury datasets which have an average size of 400 x 380. Using the resolution of Middlebury datasets, our system can perform real-time depth-aided image processing.
  • A 11b 5.1μW multi-slope ADC with a TDC using multi-phase clock signals
    K. Kim, M. Ikebe, J. Motohisa, E. Sano
    IEEE International Conference on Electronics, Circuits, and Systems, 512, 515, IEEE, 2012年12月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • インターリーブ動作による高速ランプ波形発生器　　　　　　　　　　　　　　　
    内田大輔, 近藤 亮, 池辺将之, 本久順一, 佐野栄一
    LSIとシステムのワークショップ2012, 228, 229, 2012年05月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • 60GHz帯低電力直接検波回路　　　　　　　　　　　　　　　
    和田敏輝, 高萩和宏, 池辺将之, 雨宮好仁, 佐野栄一
    LSIとシステムのワークショップ2012, 255, 257, 2012年05月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • Fast bilateral filtering using recursive moving sum
    Igarashi Masaki, Ikebe Masayuki, Shimoyama Sohsuke, Motohisa Junichi
    Nonlinear Theory and Its Applications, IEICE, 3, 2, 222, 232, 一般社団法人 電子情報通信学会, 2012年
    英語, We propose a constant-time algorithm for a bilateral filter. Bilateral filter can be converted into the operation of three-dimensional (3D) convolution. By using recursive moving sum, we can reduce the number of calculations needed to construct a pseudo-Gaussian filter. Applying one-dimensional Gaussian filter to the 3D convolution, we achieved a constant-time bilateral filter. We used a 3-GHz CPU without SIMD instructions, or multi-thread operations. We confirmed our proposed bilateral filter to be processed in constant time. In practical conditions, high PSNR values over 40 dB are obtained.
  • A 0.6-4.5 GHz Inductorless CMOS Low Noise Amplifier With Gyrator-C network
    A. Kondou, M. Ikebe, J. Motohisa, Y. Amemiya, E. Sano
    IEEE International Conference on Electronics, Circuits, and Systems, 326, 329, IEEE, 2011年12月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • センサネットワークのための極低消費電力ウェイクアップ受信器　　　　　　　　　　　　　　　
    高萩和宏, 松下拓道, 飯田智貴, 池辺将之, 雨宮好仁, 佐野栄一
    第24回 回路とシステムワークショップ, 300, 304, 2011年08月, ［査読有り］
    日本語, 研究論文（研究会，シンポジウム資料等）
  • 容量分圧動作を用いたsingle-slope A/D変換器　　　　　　　　　　　　　　　
    金基秀, 池辺将之, 本久順一, 佐野栄一
    LSIとシステムのワークショップ2011, 201, 203, 2011年05月
    日本語, 研究論文（研究会，シンポジウム資料等）
  • A CMOS Imager with negative feedback pixel circuits and its applications
    Masayuki Ikebe, Junichi Motohisa
    INTERNATIONAL SYMPOSIUM ON PHOTOELECTRONIC DETECTION AND IMAGING 2011: ADVANCES IN IMAGING DETECTORS AND APPLICATIONS, 8194, SPIE-INT SOC OPTICAL ENGINEERING, 2011年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, We investigated a negative feedback method for adding functionality to a CMOS image sensor. Our sensor effectively uses the method to set any intermediate voltage into a photodiode capacitance while a pixel circuit is in motion. The negative feedback reset functions as a noise cancellation technique and can obtain intermediate image data during charge accumulation. As an above application, dynamic range compression is achieved by individually selecting pixels and by setting an intermediate processing and were able to output frame-difference images without frame buffers. The experimental results obtained with a chip fabricated using a 0.25-mu m CMOS process demonstrate that dynamic range compression and intra-frame motion detection are effective applications of negative feedback resetting.
  • Column parallel single-slope ADC with time to digital converter for CMOS imager
    M. Shin, M. Ikebe, J. Motohisa, E. Sano
    17th IEEE International Conference on Electronics, Circuits, and Systems, 865, 868, IEEE, 2010年12月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • O(1) BILATERAL FILTERING WITH LOW MEMORY USAGE
    Masaki Igarashi, Masayuki Ikebe, Sousuke Shimoyama, Kenta Yamano, Junichi Motohisa
    2010 IEEE INTERNATIONAL CONFERENCE ON IMAGE PROCESSING, 3301, 3304, IEEE, 2010年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, We propose a O(1) algorithm for bilateral filter with low memory usage. Bilateral filter can be converted into weighted histogram operation. Applying line buffers of column histograms, we can reduce the number of calculation needed to construct recursive center-weighted local histogram. Also our method have advantage in terms of memory requirements. We used a 2-GHz CPU with our method and achieved one million pixels per 0.5 sec operation and high PSNR over 40 dB without the need for temporary frame buffers or additional instructions (downsampling, SIMD instructions, or multi-thread operations).
  • Local adaptive tone mapping with composite multiple gamma functions.
    Sohsuke Shimoyama, Masaki Igarashi, Masayuki Ikebe, Junichi Motohisa
    Proceedings of the International Conference on Image Processing(ICIP), 3153, 3156, IEEE, 2009年
    研究論文（国際会議プロシーディングス）
  • A 3.1-10.6 GHz RF CMOS circuits monolithically integrated with dipole antenna
    Masayuki Ikebe, Daisuke Ueo, Kazuhiro Takahagi, Masaki Ohuno, Yusuke Takada, Eiichi Sano
    2009 16th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2009, 17, 20, IEEE, 2009年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, Transmitter, receiver antennas, and other components monolithically integrated with CMOS LSIs are in high demand as a means of reducin. The cost of wireless equipment. Foy the first step, an RF frontend (low-noise-amplifier [LNA] and mixer) has been designed for use i. The 3.1 to 10.6-GHz band compatible with multi-band OFDM UWB all group spectrum allocation. We clarif. The design methodology of antennas on lossy Si substrates. The RF circuits wit. The antenna were fabricated using a 0.18-m CMOS process. Measured total gain with 50-cm air interface is about -40 dB i. The above band. © 2009 IEEE.
  • Ultra-Wideband Silicon On-chip Antennas with Artificial Dielectric Layer
    Kazuhiro Takahagi, Masaki Ohno, Masayuki Ikebe, Eiichi Sano
    2009 INTERNATIONAL SYMPOSIUM ON INTELLIGENT SIGNAL PROCESSING AND COMMUNICATION SYSTEMS (ISPACS 2009), 81, 84, IEEE, 2009年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, On-chip antennas are demanded to further lower the cost of wireless CMOS ICs. We placed an artificial dielectric layer (ADL) between an antenna and Si substrate to improve the antenna gain. A 3.1-10.6-GHz ultra-wideband inverted-F antenna with ADL as well as a low-noise amplifier were designed and fabricated using a 0.18-mu m mixed signal/RF CMOS process with one poly and six metal layers. A fairly good agreement between measured and calculated gain characteristics was obtained. Using the ADL achieved a 2-dB gain enhancement. Increasing the surface dielectric constant for the ADL is expected to further enhance gain.
  • Frequency and phase lock operation using clock-period comparator　　　　　　　　　　　　　　　
    Y. Makihara, M. Ikebe, J. Motohisa, E. Sano
    Proc. of Intl. Symposium on Multimedia and Communication Technology (ISMAC), 241, 244, 2009年01月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • A 0.18um 3GHz true single phase clocking divider-by-3 circuit　　　　　　　　　　　　　　　
    M. Ikebe, J. Motohisa, E. Sano
    2008 WSEAS Intl. Conf. on Circuits, Systems, Electronics, Control & Signal Processing, 110, 113, 2008年12月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • Phase lock operation by clock-period comparison for all digital PLL　　　　　　　　　　　　　　　
    Y. Makihara, M. Ikebe, J. Motohisa, E. Sano
    Intl. Symposium on Topical Problems of Nonlinear Wave Physics (NWP), 49, 50, 2008年07月, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）
  • The design of high frequency true single phase clocking divider-by-3 circuit　　　　　　　　　　　　　　　
    M. Ikebe, Y. Takada, M. Ohuchi, J. Motohisa, E. Sano
    Int. J. Circuits, Systems and Signal processing, 2, 3, 219, 228, 2008年, ［査読有り］
    英語, 研究論文（学術雑誌）
  • Evaluation of digitally controlled PLL by clock-period comparison
    Yukinobu Makihara, Masayuki Ikebe, Eiichi Sano
    IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1307, 1310, IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, 2007年06月, ［査読有り］
    英語, 研究論文（学術雑誌）, For a digitally controlled phase-locked loop (PLL), we evaluate the use of a clock-period comparator (CPC). In this PLL, only the frequency lock operation should be performed; however, the phase lock operation is also simultaneously achieved by performing the clock-period comparison when the phases of the reference signal and the output signal approach each other. Theoretically a lock-up operation was conducted. In addition, we succeeded in digitizing a voltage controlled oscillator (VCO) with a linear characteristic. We confirmed a phase lock operation with a slight loop characteristic through SPICE simulation.
  • 7-GHz CMOS RF front-end monolithically integrated with inverted-F antenna for wireless sensor system
    M. Ikebe, D. Ueo, H. Osabe, K. Inafune, E. Sano, M. Koutai, M. Ikeda, K. Mashiko
    TRANSDUCERS '07 & EUROSENSORS XXI, DIGEST OF TECHNICAL PAPERS, VOLS 1 AND 2, IEEE, 2007年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, Transmitter, receiver antennas and sensors monolithically integrated with CMOS LSIs are strongly demanded as a means of reducing the cost of wireless equipment. As the first step, an RF front-end (low-noise-amplifier [LNA] and mixer) is designed for use in the 7-GHz band corresponding to multi-band OFDM UWB group3 spectrum allocation. We clarify the design methodology of antennas on lossy Si substrates. The RF front-end with the antenna was fabricated using a 0.18-mu m CMOS process. Measured conversion gain with 60-cm air interface is about -50 dB in the above band.
  • CMOS Image Sensor Using Negative-Feedback Resetting to Obtain Variably Smoothed Images.
    Masayuki Ikebe, Keita Saito
    IEICE Transactions on Electronics, 89-C, 11, 1662, 1669, 2006年
    研究論文（学術雑誌）
  • 7-GHz inverted-F antenna monolithically integrated with CMOS LNA
    Daisuke Ueo, Hiroshi Osabe, Koji Inafune, Masayuki Ikebe, Eiichi Sano, Masato Koutani, Masayuki Ikeda, Koichiro Mashiko
    2006 INTERNATIONAL SYMPOSIUM ON INTELLIGENT SIGNAL PROCESSING AND COMMUNICATIONS, VOLS 1 AND 2, 235, 238, IEEE, 2006年, ［査読有り］
    英語, 研究論文（国際会議プロシーディングス）, Transmitter and receiver antennas monolithically integrated with CMOS LSIs are strongly demanded for reducing the cost of wireless equipment. As the first step toward realizing high-performance antennas on lossy Si substrates, we clarify the design methodology and basic characteristics of inverted-F antennas used for the 7-GHz band corresponding to multi-band OFDM UWB group3 spectrum allocation. An inverted-F antenna along with a low-noise amplifier (LNA) are designed and fabricated using a 0.18-mu m mixed signal/RF CMOS process with one poly and six metal layers. Comparisons between measured and calculated antenna gain characteristics are made. Measured antenna gain is about -25 dB in the multi-band OFDM UWB group3 frequency band. Fairly good agreement between measured and designed gains is obtained by taking account of the real geometry of the fabricated chip.
  • A digital vision chip for early feature extraction with rotated template-matching cellular automata
    池辺 将之, 浅井 哲也
    Journal of Robotics and Mechatronics, 17, 4, 372, 377, 2005年08月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A quadrilateral-object composer for binary images with reaction-diffusion cellular automata
    浅井 哲也, 池辺 将之, 廣瀬 哲也, 雨宮 好仁
    International Journal of Parallel, Emergent and Distributed Systems, 20, 1, 57, 68, 2005年03月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors　　　　　　　　　　　　　　　
    加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁
    WSEAS Transactions on Circuits and Systems, 3, 3, 477, 479, 2004年05月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A quadrilateral-object composer for binary images with reaction-diffusion cellular automata
    Masayuki Ikebe, Tetsuya Asai, Tetsuya Hirose, Yoshihito Amemiya
    Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, 406, 409, 2004年, ［査読有り］
    研究論文（国際会議プロシーディングス）, We will describe a cellular-automaton (CA) LSI that extracts quadrilateral objects, such as box areas filled with the same pixel values, from binary images. We propose an efficient CA algorithm, based on the reaction-diffusion chemical systems model. Each cell in the proposed CA is implemented by a digital circuit called an elemental processor. The CA LSI is constructed by a large number of elemental processors operating in parallel. This parallel operation ensures fast and efficient object extraction when the number of cells (processing pixels) increases. When we assumed a 0.25-μm CMOS process with the proposed circuits, the total area of the elemental processor was approximately 5 by 5 μm2.
  • A novel CMOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection
    金澤 雄亮, 浅井 哲也, 池辺 将之, 雨宮 好仁
    International Journal of Robotics and Automation, 19, 4, 206, 212, 2004年, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A single-electron circuit as a discrete dynamical system
    大矢 剛嗣, 高橋 康夫, 池辺 将之, 浅井 哲也, 雨宮 好仁
    Superlattices and Microstructures, 34, 3-6, 253, 258, 2003年09月, ［査読有り］
    英語, 研究論文（学術雑誌）
  • A MOS vision chip based on the cellular-automaton processing
    浅井 哲也, 砂山 辰彦, 雨宮 好仁, 池辺 将之
    Japanese Journal of Applied Physics, 40, 4B, 2585, 2592, 公益社団法人 応用物理学会, 2001年04月, ［査読有り］
    英語, 研究論文（学術雑誌）, A neuron MOS ($\nu$MOS) vision chip was designed and fabricated for developing high-speed parallel image-processing systems based on cellular-automaton processing. The chip consists of cellular $\nu$MOS circuits that implement two fundamental functions in digital image processing: i) cleaning up noise in binary images and ii) detecting edges in the images, in addition to photosensing and image quantizing. Experimental results reveal that the fabricated chip successfully extracted edges from noisy inputs, which demonstrates the great potential of the $\nu$MOS vision chip in future image-processing applications.
  • Cellular νMOS circuits performing edge detection with difference-of-Gaussian Filters
    砂山 辰彦, 池辺 将之, 浅井 哲也, 雨宮 好仁
    Japanese Journal of Applied Physics, 39, 4B, 2278, 2286, 公益社団法人 応用物理学会, 2000年04月, ［査読有り］
    英語, 研究論文（学術雑誌）, Aiming at the development of high-speed image processors, we propose a cellular νMOS circuit that performs the processing of edge detection. The proposed circuit uses neuron MOS (νMOS) transistors for analog convolution operations with Gaussian-shaped kernel functions, which makes the circuit organization extremely simple as compared with that of conventional convolution circuits. Performances of the proposed circuit are evaluated by simulation program with integrated circuit emphasis (SPICE). The results show the usefulness of the cellular νMOS circuit in image-processing applications.
  • nu-MOS cellular-automaton devices for intelligent image sensors.
    Masayuki Ikebe, Masamichi Akazawa, Yoshihito Amemiya
    Knowledge-Based Intelligent Electronic Systems, 447, 453, IEEE, 1998年
    研究論文（国際会議プロシーディングス）

その他活動・業績

所属学協会

  • 電子情報通信学会　　　　　　　　　　　　　　　
  • IEEE　　　　　　　　　　　　　　　

共同研究・競争的資金等の研究課題

  • ナノワイヤハイブリッド集積デバイスの創成
    科学研究費助成事業
    2022年04月01日 - 2026年03月31日
    冨岡 克広, 池辺 将之, 本久 順一
    日本学術振興会, 基盤研究(A), 北海道大学, 22H00202
  • 関節リウマチ破壊性変化定量解析システムの妥当性評価
    科学研究費助成事業 基盤研究(C)
    2021年04月01日 - 2024年03月31日
    神島 保, 池田 啓, 渥美 達也, 池辺 将之, 田村 賢一
    Genant-modified Sharpスコア（GSS）などの、関節リウマチ（RA）における関節腔狭小化（JSN）のX線スコアリング法は広く受け入れられているが、評価が主観的で煩雑である。そのため、関節裂隙幅（JSW）の変化を自動的に定量化できる部分位相限定相関（PIPOC）を備えたソフトウェアを開発した。本研究の目的は、ソフトウェアを用いてトシリズマブ治療下の関節リウマチ患者のJSN進行を検討することである。
    トシリズマブで治療された39名のRA患者（女性35名）を対象とした。中手指節関節および近位指節間関節のＸ線学的進行は、0ヶ月および12ヶ月のGSSに従って評価された。
    被験者の均質性を確保するために、ソフトウェア分析のベースラインでGSS = 0の関節をターゲットにした。 JSN進行測定用の社内ソフトウェアの成功率は96.8％（449/464）であった。ソフトウェアで1年間に定量化された手指関節のJSW変化は、GSS進行陽性群の方が陰性群よりも有意に大きかった（p = 0.02）。
    PIPOC依存ソフトウェアは、1年間のトシリズマブ治療下の追跡期間中にRA患者のJSN進行を検出できる可能性がある。
    日本学術振興会, 基盤研究(C), 北海道大学, 21K07611
  • 知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の創出
    科学研究費助成事業 基盤研究(S)
    2018年06月11日 - 2023年03月31日
    本村 真人, 浅井 哲也, 池辺 将之, 高前田 伸也
    DNNアーキテクチャ：単一のネットワーク重みを用いてビットスケーラブルな推論を可能とする手法であるProgressiveNNを提案した．CIFAR-100/ResNet18における評価で1ビット幅の推論精度を65%まで回復させることを確認した．結合重みを乱数に固定したまま結合を枝刈りしていくことで学習する新たなCNN構造(乱数重み固定CNN)の推論アーキテクチャ及びその学習手法の研究を進めた．並行して，低ビット量子化ニューラルネットワークの研究に取り組んだ。既提案のDither NNを一般化し、1b等の低ビット表現ニューラルネットワークの空間方向の自由度を活用する新たな活性化関数を開発した。
    DNNの画像処理応用：カスコード型U-netにおいて、特にセンサに特有なポアソンノイズ除去ではタイリングが有効に働くことを見出した。また局所適応画像処理において、低解像度化DCNNによる空間物体の識別によって空間制御パラメータを操作する研究を進めた。
    リザーバコンピューティング：原子スイッチが持つ非線形性および短期記憶能力（忘却能力）を活かすアーキテクチャを特徴とする原子スイッチリザーバを構築した。シミュレーション評価により物理レザバーとしては現在最高水準の精度と線形メモリ性能を持つことを示した（国際会議NCSP 2021の学生論文賞を受賞。Journal of Signal Processing誌に掲載決定）。
    確率的コンピューティング：多層パーセプトロンのフォワード演算およびバックプロパゲーション演算回路の確率的動作回路の構築および検証が完了した。（1）非線形活性化関数の確率回路表現、（2）負の重み・演算の生物的手法による模擬と確率回路表現、および（3）前述の（1）（2）を理論的に組み込んだ新規バックプロパゲーションアルゴリズムの構築と確率回路表現が完了している（特許出願手続き中）．
    日本学術振興会, 基盤研究(S), 東京工業大学, 18H05288
  • Si/III-V異種接合によるナノワイヤ縦型トンネルFET立体集積回路技術の確立
    科学研究費助成事業 基盤研究(B)
    2019年04月01日 - 2022年03月31日
    冨岡 克広, 池辺 将之, 本久 順一
    本研究は、研究代表者が独自に確立してきた半導体ナノワイヤ選択成長技術を用いることで、ナノワイヤとSi基板の界面に形成されるSi/III-Vヘテロ接合によっ
    て、低消費電力性能と高性能化を両立できる縦型トランジスタ構造の次世代集積回路の基盤技術を確立する。具体的には、Si上のIII-Vナノワイヤ異種集積技術に よって、高品質ナノワイヤチャネルとSi/III-V異種接合を形成することで、グリッド細線上に加工したSOI基板上に、大幅に低い電圧でスイッチング動作する縦型 トンネルFETをアレイ集積し結晶成長技術で高性能化を図る。さらに、配線構造を工夫することで相補型スイッチング動作を実証し、縦型ナノワイヤTFET構造から なる立体集積回路の基本構造を作製し、回路動作を評価することで、超低消費電力・高効率立体集積回路の基盤技術の創出を目指す。
    R2年度は、コロナ禍のためSOI(111)薄膜基板の受注生産が大幅に遅れたため、現有SOI(111)基板を用いて、主に縦型トンネルFETアレイの高性能・機能化に主眼を置き、以下の研究事項について実施した。(i) SOI(111)基板の薄膜化とSOI(111)基板上のInAs, InGaAsナノワイヤ選択成長、(ii) InGaAs変調ドープコアシェルマルチシェル型ナノワイヤ/Siヘテロ接合界面の結晶構造評価、(iii)変調ドープ層をもつコアマルチシェルナノワイヤを用いたSi/III-Vヘテロ接合縦型トンネルトランジスタ素子の相補型スイッチング実証。年間の研究を通して、当初予定していた縦型TFETの相補型スイッチング実証と急峻なサブスレッショルド係数を同時に実現することができ、二年目の目的はほぼ達成できたと言える。回路実証については、コロナ禍のため回路構成に必要な特注基板の受注生産が大幅に遅れたため次年度へ延期した。
    日本学術振興会, 基盤研究(B), 北海道大学, 19H02184
  • ポスト 5G に向けたマルチモーダル情報の効率的活用と触診・遠隔医療技術への応用　　　　　　　　　　　　　　　
    ポスト 5G 情報通信システム基盤強化研究開発事業
    2020年 - 2022年
    池辺将之 北海道大学付属病院 北海道大学大学院保健科学研究院 日本ユニシス株式会社 株式会社テクノフェイス
    NEDO, 研究代表者
  • 深層畳み込みニューラルネットと有用画像処理における共有演算能力の相互変換手法
    科学研究費助成事業 基盤研究(B)
    2018年04月01日 - 2021年03月31日
    池辺 将之, 高前田 伸也
    本研究で進めてきた局所輝度補正手法において、本処理のパラメータを空間変形を行う制御点として定義できて、低解像度化した画像に対するDCNNを、空間物体の識別と本手法 の輝度補正関数におけるローカル関数用の空間制御とグローバル制御パラメータを操作することが適当との知見を得ることができた。DCNN（U-netを使用）において、特に雑音除去（ポアソンノイズ）ではタイリングによる画像分割が有効に働くことがわかった。また、層構造におい ても5層以上においての改善効果は持たない。タイリングにおいては、11ｘ11での画像ブロックとOverlap3画素においてもPSNR値を32dB保つことが明らかになった。
    日本学術振興会, 基盤研究(B), 北海道大学, 18H03213
  • SOI技術を用いた極低ノイズ・高速イメージングデバイスの研究　　　　　　　　　　　　　　　
    科学研究費補助金（新学術領域）
    2013年04月 - 2019年03月
    川人 祥二
    文部科学省, 競争的資金
  • SOI技術を用いた極低ノイズ・高速イメージングデバイスの研究
    科学研究費助成事業 新学術領域研究(研究領域提案型)
    2013年06月28日 - 2018年03月31日
    川人 祥二, 池辺 将之, 香川 景一郎, 安富 啓太
    SOIを用いた高感度量子線ピクセル検出器としてPinned Depleted Diode構造によるSOIピクセル(SOIPIX-PDD)を提案し、極めて優れた性能が得られることを試作により実証した。本ピクセルは、SOI回路層下の埋込酸化膜界面にホール蓄積ピニング層を設け、その下部に検出した信号電子を高速走行させるチャネルを形成し、微小容量の検出部に収集することで、低ノイズ・低暗電流・高電荷収集効率が得られる。5.9keVのX線エネルギースペクトルを171eVの半値全幅で計測することに成功した。ロックインSOIピクセル及び質量分析用到達時間検出SOI回路についても開発し、新しい知見を得た。
    日本学術振興会, 新学術領域研究(研究領域提案型), 静岡大学, 25109003
  • 投影型イメージング質量分析による迅速で高解像度な生体内分子イメージング
    科学研究費助成事業 新学術領域研究(研究領域提案型)
    2013年06月28日 - 2018年03月31日
    粟津 邦男, 間 久直, 青木 順, 豊田 岐聡, 河井 洋輔, 本堂 敏信, 松岡 久典, 新井 康夫, 藤田 陽一, 池辺 将之, 鶴本 侑万, 野村 秀成, 川井 颯人, 井本 英志, 岡崎 文音, 守口 直輝, 閑念 弘樹
    イメージング質量分析による迅速で高解像度な生体内分子イメージング装置の開発を行った。投影型イメージング質量分析の実用化にはイオンの入射位置と到達時間の両者を同時かつ高頻度に測定可能なイオン検出器の開発が必要となるため、半導体ピクセル検出器を用いた新規イオン検出器の開発を行った。平成25年度は年に2回、以降は年に1回の試作を行った。平成29年度には、これまでの試作チップの評価結果を反映させて、192 x 192ピクセルで13.75 x 15.3 mm2の最終試作チップ、同チップを動作させるための回路基板、および制御プログラムを作製し、目標としていた時間分解能1 nsでの動作を実現した。
    日本学術振興会, 新学術領域研究(研究領域提案型), 大阪大学, 25109009
  • 高速マルチサンプリング超解像 CMOS テラヘルツイメージングデバイスの研究開発　　　　　　　　　　　　　　　
    SCOPE フェーズII
    2016年 - 2018年
    池辺将之 佐野栄一
    総務省, 研究代表者
  • 高速マルチサンプリング超解像 CMOS テラヘルツイメージングデバイスの研究開発　　　　　　　　　　　　　　　
    SCOPE フェーズI
    2015年 - 2016年
    池辺将之 佐野栄一
    総務省, 研究代表者
  • 社会インフラの遠隔安全監視を行う振動発電式セミパッシブ無線センサ
    科学研究費助成事業 基盤研究(B)
    2012年04月01日 - 2015年03月31日
    五十嵐 一, 渡邊 浩太, 池辺 将之, 本久 順一
    橋梁やトンネル，高圧送電線網などのインフラストラクチャの状態監視を行うためには，バッテリー交換の必要のない無線センサが有効である．本研究ではこのような無線センサに電力を供給するための振動発電機を開発した．本振動発電機は構造物の微小振動からエネルギーを回収するため，無線センサーの自律的な動作を可能とすることができる．
    構造物は通常，広い周波数帯域の振動スペクトルを有しているが，従来の振動発電機は線形振動を用いているため，共振周波数以外ではほとんど発電できなかった．本研究では，振動発電機の構造を工夫することによりカオス振動を発生させ，従来よりも広い周波数帯域での発電を可能とした．
    日本学術振興会, 基盤研究(B), 北海道大学, 24310117
  • 省メモリ超解像LSIアーキテクチャの研究　　　　　　　　　　　　　　　
    2013年度STARC研究テーマ アイデア・スカウト(IS)プログラム
    2013年08月 - 2014年07月
    池辺 将之
    半導体理工学センター, 研究代表者, 競争的資金
  • セルオートマトンアーキテクチャによる多重解像度・統合処理LSIの研究
    科学研究費補助金(基盤研究(C), 基盤研究(C))
    2010年 - 2012年
    池辺 将之
    【平成23年度】 多重解像度・セルオートマトン統合処理LSIの研究(システムLSI設計)トポロジー制御は、高速画像処理システムとの相性が良い。そこで、上記アルゴリズムをHW化し、FPGA上での実装とLSl試作に向けたアーキテクチャを開発した。本研究では、多重解像度を制御するメモリ制御部と同時実装する。多重解像度を効率良く処理するためには、高解像度から低解像度へ任意のサイズのフィルタカーネルサイズを高速に処理する必要がある。そこで、メモリ部の制御方式として、数本の水平方向のラインバッファのみで、様々なカーネルサイズでのフィルタ演算・統計量抽出ができる構成を開発した。アーキテクチャは、ラインバッファ+テンポラリバッファ+バッファ制御部+演算部のシンプルな構成となる。周辺領域の影響度を演算する上で、3×3のサイズのみならず、128×128のサイズで演算しても、同一の速度で実現できることをC++による実装で確認した。また、上記演算部では、セルオートマトン用の相互作用ルールが複数必要となるため制御が複雑になる。そこで、扱うルールのために必要な情報として、局所ヒストグラムを想定し処理高速化への影響を調べた。処理アーキテクチャは、カーネルサイズには依存しないが、ヒストグラムの階級数に処理速度が依存する(比例する)ことがわかった。高速かつできるだけヒストグラムの品質を高める手法として、画素値累積ヒストグラムを提案した。画素累積ヒストグラムは、階級内での度数だけでなく、累積画素値も格納する。メモリ量は2倍に増えるが、階級内における値の偏りを新たなパラメータとして取り出すことができる。次年度のアドホックネットワークのセルオートマトン適用向けた研究に対し、無線入力部に該当する回路の試作も行った。
    文部科学省, 基盤研究(C), 基盤研究(C), 北海道大学, 研究代表者, 競争的資金, 22500115
  • メタマテリアル導入によるシリコン基板上アンテナの高性能化
    科学研究費補助金(基盤研究(B))
    2008年 - 2010年
    佐野 栄一, 池辺 将之
    シリコン基板が低抵抗であるため、高利得アンテナをシリコン基板上に形成することは困難であった。そこで、CMOS LSIの配線層を用いた人工誘電体(ADL)を最上層アンテナとシリコン基板の間に形成し、アンテナ利得の向上を試みた。CMOS製造技術と同様の製造技術により、ADLとダイポールアンテナを設計試作した。その結果、利得は3dB向上し、10GHz帯において低抵抗シリコン基板上に作製されたアンテナでは最高性能を実現した。
    文部科学省, 基盤研究(B), 北海道大学, 連携研究者, 競争的資金, 20360148
  • セルオートマトンによる知的大局処理LSIの研究
    科学研究費補助金(若手研究(B))
    2008年 - 2009年
    池辺 将之
    セルオートマトンにトポロジー制御処理を適合させ、局所処理のみでは困難な、2点間の最短距離線形状の生成に成功した。次に、生体である粘菌・細胞体のトポロジー制御を、活性/死滅変形の観点から、細胞分裂・増殖の模擬をモデル化した。セルオートマトン処理では、局所的に様々な拡散サイズを必要とする並列処理も多い。そこで局所サイズに依存しない高速局所処理を開発した(700万画素/秒、640×480解像度で実時間処理)。
    文部科学省, 若手研究(B), 北海道大学, 研究代表者, 競争的資金, 20700123
  • 半導体ナノワイヤによる量子集積ハードウェアの構築
    科学研究費補助金(基盤研究(A))
    2007年 - 2009年
    本久 順一, 池辺 将之, 橋詰 保
    半導体ナノワイヤを用いた量子集積ハードウェアを構築するため、高均一、高密度の半導体ナノワイヤの形成技術を確立し、それを用いた電界効果トランジスタ(FET)作製と評価を行った。特にシリコン基板上に垂直に配向したナノワイヤを用いた縦型FETの作製技術を確立した。また、ナノワイヤを縦型に集積化した論理回路を提案するとともに、ナノワイヤを横方向に集積化して配列する手法について検討した。
    文部科学省, 基盤研究(A), 北海道大学, 連携研究者, 競争的資金, 19206031
  • カオス同期を活用した新ワイヤレス通信方式の研究
    科学研究費補助金(萌芽研究)
    2007年 - 2008年
    佐野 栄一, 池辺 将之
    本研究は、自然現象や社会現象で普遍的に見られるカオス同期に学ぶことにより、カオス同期による端末クラスタの形成、クラスタのグラフ論的性質を理解し、クラスタを活用した経路探索プロトコルを考案することにより、これまでのワイヤレス通信システムに革新をもたらす新たな通信方式を創出することを目的とする。昨年度の研究成果を発展させる研究を行った1。(1)カオス発生器を有するノードを円内あるいは直線に沿ってランダムに配置し、カオス発生器としてChua回路、ローレンツ写像、レスラー写像を用いて数値シミュレーションを行った。その結果、近接したノード問のみで同期クラスタを形成するのではなく、飛び地ができるという現象が見つかった。この現象はノード間の位相に深く関係しているものと推定している。(2)同期クラスタ内の端末間で経路探索のための情報をやり取りすることにより、放送型プロトコルと比較して周波数資源効率の向上と経路探索処理の高速化が可能であるとの考え方に基づき、カオス信号を搬送キャリアとしたクラスタ内でのデータ通信が可能か検討した。その結果、Chua回路によるカオス信号をキャリアとした場合にデータ通信成功の確率が高いことを明らかにした。ただし、この場合には確率100%とは限らず、改善策を探る必要がある。(3)新たに考案した発振周期同期型PLLについて、CMOSを用いて試作・評価を行った結果、正常動作を確認し、所期の目的を達成した。また、クロック生成に必要な3分周回路を考案した。(4)Kuramoto発振器としてリング発振器間の注入同期現象をCMOS試作により検討し、二つの発振器間同期を確認した.
    文部科学省, 萌芽研究, 北海道大学, 連携研究者, 競争的資金, 19656093
  • セルオートマトンによる機能情報処理アルゴリズム・LSIの研究
    科学研究費補助金(若手研究(B))
    2006年 - 2007年
    池辺 将之
    1.セルオートマトンによる仮想粘菌アルゴリズムの研究(アルゴリズム設計)相互作用ルール設計手法を更に発展させ、回転テンプレートを用いた物体のトポロジー制御手法を考案した。粘菌のような生体動作をセルオートマトンで実現するためには、その特性のモデル化が必須となる。本研究では、粘菌が食物(ターゲット)を効率よく取得する体に変体していくモデルの研究を行った。研究にあたってC++言語によるセルオートマトンシミュレータを使用し、アルゴリズムの評価を行った。複雑な迷路を高速に解くセルオートマトン・アルゴリズムの実現に成功した。従来の迷路解析手法に比べ、14値から5値への大幅な状態遷移数の削減に成功し、かつ、ゴールまでに複数の経路があるような複雑な迷路形状においても、最短経路をセル幅1の線として抽出することが可能となった。2.CMOSイメージセンサ上でのフレーム内動き抽出処理の実現CMOSイメージセンサをアナログメモリとみなして、センサ上で演算する手法を実現し、センサチップを開発した。上記LSIでは、PS(プログラマブル・シーケンサ)を用いて演算部の制御を容易にする。相互作用ルールを実現する演算器のスイッチングを、PS用の命令として定義することで外部から容易な制御が可能であり、かつ、製作したLSIの評価・デバッグをシンプルにすることができた。センサの蓄積時間と演算機能により1フレームを取得するだけで動き抽出が可能となった。
    文部科学省, 若手研究(B), 北海道大学, 研究代表者, 競争的資金, 18700132
  • 窒化ガリウムナノ細線を用いた化学センサとその集積化センサチップへの展開
    科学研究費補助金(基盤研究(B))
    2006年 - 2007年
    長谷川 英機, 赤澤 正道, 池辺 将之
    本研究では、環境にやさしく化学的に安定な表面をもつAlGaN/GaNウエハ上に、将来オンチップ集積により、ユビキタス・センサ・ネットワークに組み込み可能な集積化センサを実現するための要素技術を基礎的な立場から検討し、次の成果を得た:(1)半導体界面のモデルを概観し、AlGaN/GaNのショットキ障壁について、フェルミ準位ピンニング、障壁高、逆方向リーク電流についての問題点を指摘した。さらに電流輸送機構を、代表者らのTSBモデルで説明し、逆方向リーク電流が、酸素ゲッタリング・プロセスで大幅に減少できることを示した。(2)HEMT用AlGaN/GaNウエハ上に、触媒金属Pdを障壁とし、酸素ゲッタリング・プロセルスを施したショットキ障壁型水素ガスセンサを製作し、それが空気中・室温でかってない高感度を実現することを示した。(3)この水素ガスセンサのセンシング機構は、Pd表面で発生した原子状水素がショットキ界面で界面ダイポールを形成し、障壁高を減少させることにあり、その応答が表面反応律速であることを示した。さらにセンシングの定常および過渡応答動作を記述する数式を確立した。(4)本水素センサが高温で感度が向上することを示すとともに、他の化合物半導体と比較し、AlGaN/GaNセンサの優位性を示した。(5)水素センサの示す遅い過渡応答が、表面準位を介した電子のホッピング分散性伝導によることを示し、AlGaN/GaN高移動度トランジスタの電流コラプスの新モデルを提案した。(6)電解液ゲート型AlGaN/GaNトランジスタを用いたpHセンサを試作し、その閾値シフトがNernstの式で与えられる理想特性に近いことを示した。さらに、バイオセンサ応用への問題点を指摘した。(7)ナノ細線ネットワーク形ヘキサゴナルBDD情報処理回路方式を用いたセンサのオンチップ集積化に向け、集積化基本構造、基本センサ・ブリッジ、センサ・アレイの構成法、AlGaN/GaNナノ細線ネットワークのMBE選択成長法、オンチップアンテナとRFフロント・エンドの集積方式を提案・実証した。
    文部科学省, 基盤研究(B), 北海道大学, 連携研究者, 競争的資金, 18360002
  • セルオートマトンによる画像処理用LSIの研究
    科学研究費助成事業 特別研究員奨励費
    1998年 - 1999年
    池辺 将之
    日本学術振興会, 特別研究員奨励費, 北海道大学, 98J02663

産業財産権

担当教育組織