井上 史大 (イノウエ フミヒロ)

量子集積エレクトロニクス研究センター特任教授

研究者基本情報

■ URL
researchmap URLホームページURL■ ID 各種
研究者番号
  • 00908303
ORCID IDJ-Global ID■ 研究キーワード・分野
研究キーワード
  • ハイブリッド接合
  • ウエハ接合
  • 化学機械研磨
  • チップレット
  • 三次元実装
研究分野
  • ナノテク・材料, 複合材料、界面
  • ものづくり技術(機械・電気電子・化学工学), 電子デバイス、電子機器
  • ナノテク・材料, ナノマイクロシステム

経歴

■ 経歴
経歴
  • 2011年03月 - 2021年03月
    imec
  • 2013年03月 - 2014年10月
    東北大学
学歴
  • 関西大学, 理工学研究科, 総合理工学専攻
委員歴
  • 2025年06月
    ECTC Program Committee: Materials & Processing
  • 2021年10月
    ADMETA Committee Member
  • 2021年05月
    ICEP Technical Program Committee Member
  • 2021年05月
    IITC Committee Member

研究活動情報

■ 受賞
  • 2024年06月, 先端技術大賞 社会人部門 最優秀賞 経済産業大臣賞
  • 2024年06月, 第30回 半導体・オブ・ザ・イヤー2024 半導体製造装置部門 優秀賞
  • 2024年04月, 科学技術分野 文部科学大臣表彰 若手研究者表彰
  • 2022年06月, IEEE Electronics Packaging Society, Outstanding Young Engineer Award
  • 2022年05月, 2021 International Conference on Electronics Packaging, Outstanding Technical Paper Award
  • 2017年05月, 5th International Workshop on Low Temperature Bonding for 3D Integration, Best presentation award
■ 論文
■ その他活動・業績
■ 共同研究・競争的資金等の研究課題
  • 前工程/後工程の融合による高エネルギー効率Beyond2nmデバイスの研究開発
    産学が連携した研究開発成果の展開 研究成果展開事業 研究成果最適展開支援プログラム(A-STEP) ステージII(本格フェーズ)
    2024年 - 2028年
    井上 史大
    デジタル社会の基盤技術であるAI半導体の高エネルギー効率化が急務となっており、半導体の前工程と後工程の融合による「3D集積技術」が革新的解決策とされている。半導体チップ上の電源電圧降下を効果的に抑制可能な裏面電源供給ネットワーク(BSPDN)はその代表的アーキテクチャであるが、歩留まりと放熱に課題を抱えており、設計、集積、プロセスに係る各基盤技術のシステム・製造協調最適化による解決が求められている。本研究開発では、3D集積関連の技術シーズをベースに半導体製造装置企業と連携して前工程/後工程の融合エコシステム型共同研究開発体制を構築し、革新的な解決策の提案と実用化を目指す。
    科学技術振興機構, 横浜国立大学
  • 原子層堆積ハイブリッド表面の局所ダイナミクスの解明と3Dヘテロデバイスへの応用
    科学研究費助成事業
    2023年04月01日 - 2026年03月31日
    井上 史大; 多喜川 良; 藤野 真久
    微小ピッチ化したハイブリッド接合では Cuパッドのリセスを5 nm以下に抑えることを満たす必要がある。ALDやE-ALDを検討するにしても最低限のCMPの精度とハイブリッド接合の界面に関する基礎検討が必要である。2023年度はそれらの表面、界面における現象理解に着目し開発を進めた。ハイブリッド接合におけるCu-Cu接続のメカニズムはCuとILDの間の線熱膨張係数(CTE)の差に起因する接合後のアニーリング中のCuパンピング(またはCuバルジアウト)であることが知られている。Cuパッドが接続面の両側で大きく凹んでいる場合、Cuパッド間の隙間は閉じられないか、少なくとも塞ぐために許容される温度をはるかに超える温度域での熱処理が必要になる。ゆえにバリアCMP中Cu、バリアメタル SiCNの研磨速度の選択性は、高い接合率を実現するために非常に重要である。さらにCMP後の洗浄工程(P-CMP)では、Cu表面を変化させることなく残留スラリーや残留物、汚染を除去または低減することが求められる。Cu CMPのスラリーには通常、ベンゾトリアゾール(BTA)などの腐食防止剤が使用されている。これは高い不溶解性を持つため、CMP後もCu表面に残る可能性がある。腐食防止剤は、長い間Cu ダマシンプロセス用に研究されてきたが、Cu-Cu 結合の阻害剤となる可能性があるためハイブリッド接合に対しては、さらなる研究が必要である。BTAは、P-CMP工程で使用される洗浄液によって除去される可能性がある。しかし、洗浄液はCu表面に深刻な凹みを引き起こす可能性がある。したがって、私たちはCu/SiCNハイブリッド接合で用いられるCMP工程、特にCuパッド表面の凹みの低減に焦点を当てて、研究を行なった。
    日本学術振興会, 基盤研究(B), 横浜国立大学, 23K26388
  • 3Dチップレット型ヘテロ量子デバイスの創生
    戦略的な研究開発の推進 戦略的創造研究推進事業 さきがけ
    2022年 - 2025年
    井上 史大
    3Dチップレット技術を量子コンピュータ集積技術に取り込み、さらなる高集積量子ビット、高温動作、長デコヒーレンス時間の3Dチップレット型ヘテロ量子コンピュータを創出します。ヘテロ量子コンピュータ創成を見据えた直接接合技術の理解深化と小径ウエハの新規スケールアップ手法、超伝導ボトムアップ配線形成技術の確立を目指します。
    科学技術振興機構, 横浜国立大学, 研究代表者
  • ボトムアップ型選択成長技術のハイブリッド接合への応用
    科学研究費助成事業
    2021年08月30日 - 2023年03月31日
    井上 史大
    本研究の目的はリソグラフィ、エッチング、研磨、圧着といった従来の半導体製造技術の延長にない新規なボトムアップ堆積手法と表面活性化接合を用いて、三次元実装のハイブリッド接合を実証、またその選択堆積や接合のメカニズムを明らかにし、挟ピッチダイ接
    合の実用化を加速させることにある。
    本研究の独創的な点は自己組織化(ボトムアップ)を用いて、機械的な加工に依存せずハイブリッド接合を達成することにある。これにより狭ピッチの接合が可能になるだけにとどまらず、低コスト、低温にて異種デバイスの積層が可能となる。さらにはSAM膜の表面機能化機構を利用したセルフアライメントも期待でき、自己集積といった自動化工程の可能性さえも秘めている。プロセスの狭ピッチ化や低温化は接合できるデバイスのさらなる拡大を意味し、新規な融合デバイスの創成に寄与する技術革新となり得る。
    2021年度は無電解めっきと化学機械研磨を中心に研究を進めた。無電解めっきでは毒性の低いグリオキシル酸を使用し、かつpH調整剤にTMAHを使用することで半導体プロセスに互換性のある薬品を見出いし、実験を行った。今のところ温度にて反応を調整することで、Cu、Pt、Ru、Co上にめっき可能であると判明しているが、同時に溶存酸素の影響も観察された。CMPに関しては各金属基板上でバリアスラリーがどのような電気化学挙動を示すか解析した。研磨圧力を加えることによって腐食電位や腐食電流が大きくことなると分かった。
    日本学術振興会, 研究活動スタート支援, 横浜国立大学, 21K20426
■ 学術・社会貢献活動/その他
メディア報道
  • IEEE国際賞、横浜国立大学の井上史大准教授が日本人初受賞
    2022年07月
    https://univ-journal.jp/171520/, [インターネットメディア]
  • 横滨国立大学井上副教授荣获IEEE国际奖杰出青年工程师奖,为日本人首位
    https://www.keguanjp.com/kgjp_keji/kgjp_kj_etc/pt20220711000003.html